【文章內(nèi)容簡介】 案，占用更少的電路板空間，并縮短了開發(fā)時間。該芯片有2種接口方式，設(shè)計時采用的是Slave FIFO方式，外部控制器（F2812）可以向?qū)ζ胀‵IFO一樣對FX2的多層緩沖FIFO進行讀寫。該芯片是一種集成了USB協(xié)議的微處理器，它能自動對各種USB事件做出響應(yīng)，以處理USB總線上的數(shù)據(jù)傳輸。 存儲器的選型根據(jù)存儲器能否直接與DSP交換信息來區(qū)分，可分為外部存儲器和內(nèi)部存儲器。許多DSP都提供了具備片內(nèi)ROM型的產(chǎn)品，片內(nèi)ROM可以將定型的程序代碼固化到DSP片內(nèi)，從而減少了系統(tǒng)的體積、功耗、電磁輻射干擾，速度也有所提高，當(dāng)大批量生產(chǎn)可以降低成本。但這種ROM是無用的，所以DSP處理系統(tǒng)中除了DSP芯片以外，另外不可缺少的器件就是存儲器。一個獨立系統(tǒng)必須有EPROM或Flash等非易性存儲器來存放程序、初始化數(shù)據(jù)等。當(dāng)片內(nèi)存儲器不夠用時，有必要采用告訴可讀寫的片外存儲器景泰RAM（SRAM），SRAM與DSP連接簡單，能被DSP全速訪問[16]。外部存儲器的選擇主要考慮的因素：存儲容量、存儲速度、價格和功耗。存儲器的速度是用存儲器訪問時間來衡量的，訪問時間就是指存儲器接收到穩(wěn)定的地址出入到操作完成的時間，比如在讀出時，存儲器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。存儲器的存儲速度必須要與CPU的速度匹配起來。存儲器的價格主要由兩個方面決定，一是存儲本身的價格，而是存儲器模塊中附加電路的價格，后一類價格也叫固定開銷，因為對不同容量的模塊，這種價格幾乎是一樣的。因此，選擇外部存儲器時，應(yīng)使設(shè)計中模塊的數(shù)目盡可能的大。綜合系統(tǒng)需求和上述要點，數(shù)據(jù)緩沖采用ISSI公司16M大容量RAM器件IS61LV51216[17]。該芯片是512K16bit的告訴CMOS靜態(tài)存儲器，存取速度為12ns。 其他器件的選型時鐘芯片的選擇：系統(tǒng)中，我們選用了兩種時鐘30Mhz和24MHz分別供DSP和USB使用。電源芯片：系統(tǒng)中所需的電源有四種：+12V、+5V、++?？紤]到系統(tǒng)的低功耗以及F2812芯片的CPU核和I/O外設(shè)上電順序的不同，本文選用了TI公司的芯片TPS75733[18]和TPS76801[19]作為整個系統(tǒng)的供電電源，將電路板外接的+5V轉(zhuǎn)換成+、+12V和+5V由外電源提供，這里選用開關(guān)電源。 本章小結(jié)本章從全局出發(fā)根據(jù)系統(tǒng)設(shè)計的要求，探討了基于DSP的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計方案，闡述了系統(tǒng)的基本結(jié)構(gòu)和工作過程，并根據(jù)各個功能模塊特點對主要處理器芯片及外圍芯片的選型進行了分析。第3章 系統(tǒng)的硬件設(shè)計 系統(tǒng)的前端數(shù)據(jù)采集在系統(tǒng)的前端AD采集模塊中，我們設(shè)計了兩種方案。一種是前端外擴一個專用的模數(shù)轉(zhuǎn)換芯片[20]，比如外擴一片ADS8364，采樣精度可達到16位；另外一種是直接應(yīng)用F2812的ADC模塊，由于芯片自身的一些限制，AD轉(zhuǎn)換的精度最多只能達到12位。下面我們分別介紹兩種方案。 采用ADS8364作采集芯片如果系統(tǒng)要求模數(shù)轉(zhuǎn)換器的分辨率保證12位以上的話，F(xiàn)2812芯片內(nèi)置的12位A/D轉(zhuǎn)換模塊無法滿足系統(tǒng)分析的要求，那么必須外接A/D轉(zhuǎn)換芯片。這里選用16位并行輸出的A/D轉(zhuǎn)換芯片ADS8364，ADS8364與TMS320F2812的接口電路如圖31所示ADS8364的特點是片選信號CS、輸入時鐘CLK、數(shù)據(jù)輸入及控制信號均可以和TMS320F2812直接連接。另外，因此省去了電源變換。EA0~EA2用來控制ADS8364的A0~A2，而EA15則用來通過反相器發(fā)送片選信號。ADS8364是高速、低功耗、6通道同步采樣的16位模數(shù)轉(zhuǎn)換器。ADS8364采用+5V工作電壓，并帶有80dB共模抑制的全差分輸入通道以及6個模數(shù)轉(zhuǎn)換器、6個差分采樣放大器。另外，在REFIN和REFOUT引腳內(nèi)部還帶有+。ADS8364的6個模擬輸入分為三組（A、B和C），每個輸入端都有一個ADC保持信號來保證幾個通道能同時進行采樣和轉(zhuǎn)換[21]。ADS8364模數(shù)轉(zhuǎn)器中的6個16位AD準(zhǔn)換通道可以成對同步工作。三個保持信號可以啟動指定通道的轉(zhuǎn)換，但三個保持信號同時被選通時，其轉(zhuǎn)換結(jié)果將保存在6個寄存器中。對于每一個讀操作，ADS8364均輸出16位數(shù)據(jù)，地址/模式信號（A0、AA3）可以選擇如何從ADS8364讀取數(shù)據(jù)，也可以選擇單通道、單周期或FIFO模式。當(dāng)ADS8364的/HOLDX（X為A、B或C）保持至少20ms的低電平時，轉(zhuǎn)換開始。這個低電平可使各個通道的采樣保持放大器同時處于保持狀態(tài)，從而使每個通道同時開始準(zhǔn)換。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳的輸出將保持半個時鐘周期的低電平。另外，通過/RD和/CS為低電平可使數(shù)據(jù)讀出到并行輸出總線。當(dāng)ADS8364采用5MHz的外部時鐘來控制轉(zhuǎn)換時，它的采樣率是250KHz，同時對應(yīng)于4us的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費20個時鐘周期，另外，當(dāng)外部時鐘采用5Mhz時。因此，為了得到最大的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個轉(zhuǎn)換周期進行。圖 31 DSP和ADS8364接口電路 采用F2812自帶的ADC模塊TMS320F2812自帶的ADC模塊是一個12位帶流水線的模數(shù)轉(zhuǎn)換器（ADC），它有16個通道，可配置為2個獨立的8通道模塊，分別服務(wù)于事件管理器A和B，兩個獨立的8通道模塊也可以級聯(lián)構(gòu)成16通道模塊。盡管在模數(shù)轉(zhuǎn)換模塊中有多個輸入通道和倆個排序器，但僅有一個轉(zhuǎn)換器。F2812的ADC模塊的功能框圖如圖32所示。兩個8通道模塊能夠自動排序，每個模塊可以通過多路選擇器（MUX）選擇8通道中的任何一個通道。在級聯(lián)的模式下，自動排序器將變成16通道，對于每個通道而言，一旦ADC轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器（ADCRESULT）中。自動排序器允許對同一個通道進行多次采集，用戶可以完成采樣算法，這樣可以獲得更高的采樣精度。ADC模塊主要包括以下特點：1．12位模數(shù)轉(zhuǎn)換模塊ADC。2．兩個采樣和保持器（S/H）。3．同步或順序采樣模式。4．模擬輸入電壓范圍0~3V。5．快速轉(zhuǎn)換時間，ADC時鐘可以配置為25MHZ，最高采樣帶寬為。圖32 ADC模塊功能框圖6．16個輸入通道：在一次轉(zhuǎn)換任務(wù)中，自動排序功能提供多達16個自動轉(zhuǎn)換。每個轉(zhuǎn)換可以編程選擇16個輸入通道中的一個，排序器可以作為兩個獨立的8位狀態(tài)排序器或者一個16位狀態(tài)排序器（即雙級聯(lián)8狀態(tài)排序器）。7．16個結(jié)果寄存器（可獨立尋址）存放ADC的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為：數(shù)字值=4095{(輸入模擬電壓值—ADCLO）247。3}。8．多個觸發(fā)器發(fā)源啟動ADC轉(zhuǎn)換（SOC）。S/W：軟件立即啟動（用SOC SEQn位）；EVA：事件管理器A（EVA中的多個事件源可以啟動轉(zhuǎn)換）；EVB：事件管理器B（EVB中的多個事件源可以啟動轉(zhuǎn)換）；外部引腳：ADCSOC引腳。9．靈活的中斷控制機制，允許在每一個或每隔一個轉(zhuǎn)換序列結(jié)束（EOS）時產(chǎn)生中斷請求。10．排序器可工作在“啟動/停止”模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換。11．在雙排序模式時，EVA和EVB可以獨立的觸發(fā)SEQ1和SEQ2。12．采樣保持（S/H）獲取時間窗具有單獨的預(yù)分頻控制。圖33 DSP自帶ADC采樣與理論值的比較圖（輸入電壓0~3V） DSP的外圍電路設(shè)計 電源電路本系統(tǒng)中用到了5V、還需要12V的電壓驅(qū)動電機，，本系統(tǒng)采用TI公司的芯片TPS75733和TPS76081，將電路板外接的+5V轉(zhuǎn)換成+，電源輸出+12V，+5V和—5V的電壓。如圖34 DSP的電源供電電路。F2812芯片需要I/O（）先上電，內(nèi)核（）后上電，這與TI其它型號DSP的上電次序不同，因此在電源電路的設(shè)計中要格外注意。，在左邊的TPS75733使能端接地，即一直都是使能的，當(dāng)其2管腳IN有+5V的輸入信號時，4管腳OUT輸出+，此時為F2812的I/O供電；與此同時，TPS75733的管腳5置低，使能TPS76081，輸出為兩個OUT管腳（管腳5和6），得到+，為DSP的內(nèi)核供電。為了使輸入電源更穩(wěn)定，對于前端輸入的+5V電壓，用47uF的電容對它進行濾波，同樣為了使DSP的供電電源更穩(wěn)定，我們對兩片電源芯片的輸出電源也做了濾波處理，分別在++。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈LED，在+5V電源輸入時二極管LED將發(fā)光[1819]。圖34 DSP的電源供電電路在關(guān)于F2812供電設(shè)計中，有的設(shè)計者將電源芯片選用TPS767D318[23]。此芯片是一種雙輸出穩(wěn)壓器，，可近似認為同時上電，在F2812為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護DSP的目標(biāo)出發(fā)，選用兩片電源芯片來嚴(yán)格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。電源電路設(shè)計時要注意數(shù)字地和模擬地分開，系統(tǒng)設(shè)計中用600R 100MHz 1A的磁珠將兩者分開，避免公共地阻抗對模擬信號和數(shù)字信號產(chǎn)生耦合作用。模擬電源和數(shù)字電源之間可用電容隔開。此外選擇+5V電源時，要注意電源的質(zhì)量。在做實驗時，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會占用DSP芯片的處理時間，降低了系統(tǒng)的效率。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時要注意電源的質(zhì)量，特別是開關(guān)電源，它的電源紋波不能太大，否則會對高頻系統(tǒng)造成很大的干擾。 時鐘電路DSP和其他的微處理器一樣，需要晶振才能工作，F(xiàn)2812芯片內(nèi)含一個機遇可編程PLL（Programmable PhaseLocked Loop）的時鐘模塊，該模塊為芯片提供了所有必要的時鐘信號，還提供了低功耗方式的控制入口，PLL具有4位比例控制，用來選擇不同的CPU時鐘速率?；赑LL的時鐘模塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時基；一種是外部震蕩器輸入到X1/CLKIN引腳[11]。F2812的主頻最高可達150MHz，如果外部時鐘源也選擇為150MHz，那么將隊周邊電路產(chǎn)生較強的高頻干擾，影響系統(tǒng)的穩(wěn)定性。而選用第一種晶振操作模式，可以將一個較低的外部時鐘源通過內(nèi)部倍頻的手段達到DSP的工作頻率，PLL的倍頻因子由PLLCR寄存器的3，2，1，0位決定，如表31所示，OSCCLK是晶振頻率。表31 PLL（鎖相環(huán)）倍頻系數(shù)選擇PLLCR寄存器第3~0位系統(tǒng)的時鐘頻率0000CLKIN=OSCCLK/20001CLKIN=（OSCCLK*）/20010CLKIN=（OSCCLK*）/20011CLKIN=（OSCCLK*）/20100CLKIN=（OSCCLK*）/20101CLKIN=（OSCCLK*）/20110CLKIN=（OSCCLK*）/20111CLKIN=（OSCCLK*）/21000CLKIN=（OSCCLK*）/21001CLKIN=（OSCCLK*）/21010CLKIN=（OSCCLK*）/2……保留利用DSP內(nèi)部的PLL鎖相環(huán)，30MHz頻率 輸入，利用PLL倍頻至150M這里設(shè)置PLLCR的3，2，1，0位為1010，利用公式時鐘輸入CLKIN=（OSCCLK）/2，可驗證得到CLKIN=150MHz，最好等于F2812芯片的最高主頻。在設(shè)計時鐘電路和設(shè)置時鐘倍頻時，要注意切忌倍頻系數(shù)與外部時鐘源頻率的乘積大于F2812的最高主頻150MHz，否則芯片將不能正常工作。 圖35系統(tǒng)的時鐘電路同理，對于68013芯片，我們選用了24Mhz的晶振通過內(nèi)部倍頻的方式使芯片達到理想的工作頻率。CY7C68013用自己的片內(nèi)晶振電路和一個外部24MHz晶振組成系統(tǒng)的時鐘電路。它有一個片內(nèi)鎖相環(huán)（PLL）電路，利用PLL可以把24MHz振蕩器頻率倍頻至480MHz供收發(fā)器使用。內(nèi)部計數(shù)器把24MHz的頻率分頻為內(nèi)部8051需要的默認的12MHz的時鐘頻率。XTALIN和XTALOUT分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個22pF的負載電容接地。系統(tǒng)的時鐘電路如圖35所示。 復(fù)位電路復(fù)位電路在系統(tǒng)的電路設(shè)計中是非常重要的。剛剛給芯片上電時，F(xiàn)2812芯片處于復(fù)位狀態(tài)。當(dāng)F2812芯片的160管腳XRS接地時，也起到復(fù)位的功效。系統(tǒng)中手動復(fù)位的電路如圖36所示。原理如下：當(dāng)按鈕SW1按下時，電容C上的電荷將通過按鈕串聯(lián)的電阻R53放走，使電容C上的壓降為0，XRS為低電平，系統(tǒng)復(fù)位器件終止運行，PC指向地址0x3FFFC0；當(dāng)按鈕松開時，充電完成后，XRS置為高電平，復(fù)位結(jié)束，實現(xiàn)了手動復(fù)位，程序從PC所指出的位置開始運行，復(fù)位電路的電阻不恩能夠太大，否則電流達不到要求，復(fù)位失敗。XRS還是看門狗復(fù)位輸出管腳，當(dāng)看門狗產(chǎn)生復(fù)位時，DSP將該引腳驅(qū)動為低電平，看門狗產(chǎn)生復(fù)位期間，低電平將持續(xù)512個XCLKIN周期。當(dāng)復(fù)位信號被確認后，F(xiàn)2812的處理器進入了一個確定的狀態(tài)。作為硬件復(fù)位的一部分，所有當(dāng)前操作均被放棄，流水線被清除，CPU的寄存器 都進行復(fù)位，然后復(fù)位中斷向量被取回，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。復(fù)位程序引導(dǎo)（boot）完成后，用戶需要重新初始化PIE中斷向量表，應(yīng)用程序使能PIE中斷向量表，中斷將從PIE向量表中獲取向量。需要注意的是，當(dāng)器件復(fù)位時，總是從向量表中獲取復(fù)位向量。復(fù)位完成后，PTE向量表將被屏蔽。這個電路 也同時為68013芯片提供了復(fù)位信號。圖36 系統(tǒng)的復(fù)位電路 JTAG電路設(shè)計同單片機的應(yīng)用系統(tǒng)一樣，一個完成的DSP應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過PC調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。TI DSP芯片提供上仿真支持，使CCS能控制程序的運行并實時監(jiān)視程序的活動。仿真器提供與主機通信的JTAG口，主機與目標(biāo)DSP通信是通過JTAG接口來完成的，這種連接方式對DSP目標(biāo)系統(tǒng)的實時性能沒有太大的影響，片上仿真硬件提供以下功能[16]：1．運行、停止或