【文章內(nèi)容簡(jiǎn)介】 ns，故 DSP 的最大采樣速度可達(dá)到 。當(dāng)然系統(tǒng)也可采用專用的 ADC芯片，如 6 通道 16 位的 ADS8364 模 數(shù)轉(zhuǎn)換芯片、 8 通道 14 位的 MAX125 模數(shù)轉(zhuǎn)換芯片。若 F2812 芯片自帶的 ADC 模塊無法達(dá)到系統(tǒng)所要求的精度，則要采用外擴(kuò)模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對(duì)采樣精度要求達(dá)到 8 位即可， F2812 芯片能夠滿足系統(tǒng)要求，在第三章第一節(jié)有詳細(xì)的介紹。 串型接口的選型 計(jì)算機(jī)接口方面主要有以下幾種： PCI 總線、 ISA 總線、 RS232 串口、 USB串口等?，F(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)傳輸?shù)囊笕找嫣岣?，要求有很高的傳輸速率和傳輸精度，而現(xiàn)在通用的傳輸總線，如 PCI 總線或 ISA 總線，存在以下缺點(diǎn)：安裝麻煩、價(jià)格昂貴 ；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)，無法專門對(duì)其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。 USB 總線接口具有熱插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接 127 個(gè)設(shè)備）、支持即插即用（ Plugamp。Play）等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì) [5][12]?；?USB 的高速數(shù)據(jù)傳輸充分利用 USB總線的上述優(yōu)點(diǎn)，有效結(jié)局了傳統(tǒng)總線傳輸?shù)娜毕?。使其成?PC 機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。 由于 USB 市場(chǎng)被業(yè)界廣泛看好，國際上很多大的半導(dǎo)體廠商都爭(zhēng)先推 出各自的 USB 接口解決方案，歸納起來可分為兩種：一種是采用普通單片機(jī)加上 USB專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基礎(chǔ)上擴(kuò)展了 USB 功能。兩種方法各有利弊：前者投資小，可利用普通單片機(jī)開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點(diǎn)是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開發(fā)。目前，在國內(nèi)應(yīng)用較多的USB 的控制器主要有 National Semiconductor 的 USBN9602 系列、 Philips 的PDIUSBD12 系列、 SCANLOGIC 的 SLUR 系列以及 Cypress 的 FZUSB 系列。其中前兩種屬于專用的 USB 接口芯片，使用時(shí)需外接微控制器；而后兩者屬于內(nèi)嵌通用微控制器的 USB 控制芯片。 為了減小硬件設(shè)計(jì)的復(fù)雜度，加快系統(tǒng)的開發(fā)速度，上位機(jī)與板卡的接口器件選用 Cypress 公司 EZUSB FX2 系列中的 CY7C68013A（下面簡(jiǎn)稱 68013）。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強(qiáng)型 8051 微控制器）和一個(gè)通 用可編程 GPIF 接口（ General Programmable Interface， GPIF） [13]。集成的 USB收發(fā)器通過 USB 電纜 D+和 D— 的連接到主機(jī)，串行接口引擎進(jìn)行數(shù)據(jù)的編碼和解碼、完成錯(cuò)誤檢驗(yàn)、位填充和其他 USB 需要的信號(hào)級(jí)任務(wù) [1415]。最終， SIE 傳輸來自或?qū)⒁竭_(dá) USB 接口的數(shù)據(jù)。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時(shí)間。該芯片有 2 種接口方式，設(shè)計(jì)時(shí)采用的是 Slave FIFO 方式，外部控制器（ F2812）可以向?qū)ζ胀?FIFO 一樣對(duì) FX2 的多層緩沖FIFO 進(jìn)行讀 寫。該芯片是一種集成了 USB 協(xié)議的微處理器，它能自動(dòng)對(duì)各種USB 事件做出響應(yīng)，以處理 USB 總線上的數(shù)據(jù)傳輸。 存儲(chǔ)器的選型 根據(jù)存儲(chǔ)器能否直接與 DSP 交換信息來區(qū)分，可分為外部存儲(chǔ)器和內(nèi)部存儲(chǔ)器。許多 DSP 都提供了具備片內(nèi) ROM 型的產(chǎn)品，片內(nèi) ROM 可以將定型的程序代碼固化到 DSP 片內(nèi)，從而減少了系統(tǒng)的體積、功耗、電磁輻射干擾，速度也有所提高，當(dāng)大批量生產(chǎn)可以降低成本。但這種 ROM 是無用的，所以 DSP處理系統(tǒng)中除了 DSP 芯片以外，另外不可缺少的器件就是存儲(chǔ)器。一個(gè)獨(dú)立系統(tǒng)必須有 EPROM 或 Flash 等非易性存儲(chǔ)器來存放程序、初始化數(shù)據(jù)等。當(dāng)片內(nèi)存儲(chǔ)器不夠用時(shí)，有必要采用告訴可讀寫的片外存儲(chǔ)器景泰 RAM（ SRAM），SRAM 與 DSP 連接簡(jiǎn)單，能被 DSP 全速訪問 [16]。 外部存儲(chǔ)器的選擇主要考慮的因素：存儲(chǔ)容量、存儲(chǔ)速度、價(jià)格和功耗。存儲(chǔ)器的速度是用存儲(chǔ)器訪問時(shí)間來衡量的，訪問時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址出入到操作完成的時(shí)間，比如在讀出時(shí)，存儲(chǔ)器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。存儲(chǔ)器的存儲(chǔ)速度必須要與 CPU 的速度匹配起來。存儲(chǔ)器的價(jià)格主要由兩個(gè)方面決定，一是存儲(chǔ)本身的價(jià)格，而是存儲(chǔ)器模塊中 附加電路的價(jià)格，后一類價(jià)格也叫固定開銷，因?yàn)閷?duì)不同容量的模塊，這種價(jià)格幾乎是一樣的。因此，選擇外部存儲(chǔ)器時(shí)，應(yīng)使設(shè)計(jì)中模塊的數(shù)目盡可能的大。 綜合系統(tǒng)需求和上述要點(diǎn)，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。該芯片是 512K 16bit 的告訴 CMOS 靜態(tài)存儲(chǔ)器，存取速度為12ns，采用 供電。 其他器件的選型 時(shí)鐘芯片的選擇：系統(tǒng)中，我們選用了兩種時(shí)鐘 30Mhz 和 24MHz 分別供DSP 和 USB 使用。 電源芯片：系統(tǒng)中所需的電源有四種： +12V、 +5V、 + 和 +?？紤]到系統(tǒng)的低功耗以及 F2812 芯片的 CPU 核和 I/O 外設(shè)上電順序的不同，本文選用了 TI 公司的芯片 TPS75733[18]和 TPS76801[19]作為整個(gè)系統(tǒng)的供電電源，將電路板外接的 +5V 轉(zhuǎn)換成 + 和 、 +12V 和 +5V 由外電源提供，這里選用開關(guān)電源。 本章小結(jié) 本章從全局出發(fā)根據(jù)系統(tǒng)設(shè)計(jì)的要求，探討了基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計(jì)方案，闡述了系統(tǒng)的基本結(jié)構(gòu)和工作過程，并根據(jù)各個(gè)功能模塊特點(diǎn)對(duì)主要處理器芯片及外圍芯片的選型進(jìn)行了分析。 3 系統(tǒng)的硬件設(shè)計(jì) 3. 1 系統(tǒng)的前端數(shù)據(jù)采集 在系統(tǒng)的前端 AD 采集模塊中，我們?cè)O(shè)計(jì)了直接應(yīng)用 F2812 的 ADC 模塊，由于芯片自身的一些限制， AD 轉(zhuǎn)換的精度最多只能達(dá)到 12 位。 采用 F2812 自帶的 ADC 模塊 TMS320F2812自帶的 ADC模塊是一個(gè) 12位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通道模塊。盡管在模數(shù)轉(zhuǎn)換模塊中有多個(gè)輸入通道和倆個(gè)排序器，但僅有一個(gè)轉(zhuǎn)換器。 F2812 的 ADC 模塊的功能框圖如圖 32 所 示。 兩個(gè) 8 通道模塊能夠自動(dòng)排序，每個(gè)模塊可以通過多路選擇器（ MUX）選擇 8 通道中的任何一個(gè)通道。在級(jí)聯(lián)的模式下，自動(dòng)排序器將變成 16 通道，對(duì)于每個(gè)通道而言，一旦 ADC 轉(zhuǎn)換完成，將會(huì)把轉(zhuǎn)換結(jié)果存儲(chǔ)到結(jié)果寄存器（ ADCRESULT）中。自動(dòng)排序器允許對(duì)同一個(gè)通道進(jìn)行多次采集，用戶可以完成采樣算法，這樣可以獲得更高的采樣精度。 ADC 模塊主要包括以下特點(diǎn)： 1． 12 位模數(shù)轉(zhuǎn)換模塊 ADC。 2．兩個(gè)采樣和保持器（ S/H）。 3．同步或順序采樣模式。 4．模擬輸入電壓范圍 0~3V。 5．快速轉(zhuǎn)換時(shí)間， ADC 時(shí)鐘可以配 置為 25MHZ，最高采樣帶寬為 。 圖 32 ADC 模塊功能框圖 6． 16 個(gè)輸入通道：在一次轉(zhuǎn)換任務(wù)中，自動(dòng)排序功能提供多達(dá) 16 個(gè)自動(dòng)轉(zhuǎn)換。每個(gè)轉(zhuǎn)換可以編程選擇 16 個(gè)輸入通道中的一個(gè)，排序器可以作為兩個(gè)獨(dú)立的 8 位狀態(tài)排序器或者一個(gè) 16 位狀態(tài)排序器（即雙級(jí)聯(lián) 8 狀態(tài)排序器）。 7． 16 個(gè)結(jié)果寄存器（可獨(dú)立尋址）存放 ADC 的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為：數(shù)字值 =4095 {(輸入模擬電壓值 — ADCLO）247。 3}。 8．多個(gè)觸發(fā)器發(fā)源啟動(dòng) ADC 轉(zhuǎn)換（ SOC）。 S/W：軟件立即啟動(dòng)（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； EVB：事件管理器 B（ EVB 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； 外部引腳： ADCSOC 引腳。 9．靈活的中斷控制機(jī)制，允許在每一個(gè)或每隔一個(gè)轉(zhuǎn)換序列結(jié)束（ EOS）時(shí)產(chǎn)生中斷請(qǐng)求。 10．排序器可工作在“啟動(dòng) /停止”模式，允許多個(gè)按時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。 11．在雙排序模式時(shí)， EVA 和 EVB 可以獨(dú)立的觸發(fā) SEQ1 和 SEQ2。 12．采樣保持（ S/H）獲取時(shí)間窗具有單獨(dú)的預(yù)分頻控制。 0 0 . 5 1 1 . 5 2 2 . 5 30 . 511 . 522 . 53— — — — 理 論 值— — — C H 3 圖 33 DSP 自帶 ADC 采樣與理論值的比較圖（輸入電壓 0~3V） DSP 的外圍電路設(shè)計(jì) 電源電路 本系統(tǒng)中用到了 5V、 和 的器件，還需要 12V 的電壓驅(qū)動(dòng)電機(jī)，F(xiàn)2812 采用 的外設(shè)供電和 的內(nèi)核供電， 68013 采用 供電，本系統(tǒng)采用 TI 公司的芯片 TPS75733 和 TPS76081，將電路板外接的 +5V 轉(zhuǎn)換成 +和 ，電源輸出 +12V， +5V 和 — 5V 的電壓。如圖 34 DSP 的電源供電電路。 F2812 芯片需要 I/O（ ） 先上電，內(nèi)核（ ）后上電，這與 TI 其它型號(hào) DSP 的上電次序不同，因此在電源電路的設(shè)計(jì)中要格外注意。本系統(tǒng)電源電路設(shè)計(jì)如圖 所示，在左邊的 TPS75733 使能端接地，即一直都是使能的，當(dāng)其 2 管腳 IN 有 +5V 的輸入信號(hào)時(shí)， 4 管腳 OUT 輸出 + 電壓，此時(shí)為 F2812的 I/O 供電；與此同時(shí)， TPS75733 的管腳 5 置低，使能 TPS76081，輸出為兩個(gè)OUT 管腳（管腳 5 和 6），得到 +，為 DSP 的內(nèi)核供電。為了使輸入電源更穩(wěn)定，對(duì)于前端輸入的 +5V 電壓，用 47uF 的電容對(duì)它進(jìn)行濾波，同樣為了使 DSP的供電電源更穩(wěn)定，我們對(duì)兩片電源芯片的輸出電源也做了濾波處理，分別在+ 和 + 處用 10uF 的電容濾波。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈 LED，在 +5V 電源輸入時(shí)二極管 LED 將發(fā)光 [1819]。 GND1/ E N2I N 13N24PG8F B / N C7O U T 26O U T 25T P S 7 6 8 0 11K7 .5 K1K3 .9 KL E D1 .8 VIN2/ E N1F B / P G5OUT4GND3T P S 7 5 7 3 30 .1 u F0 .1 u F 0 .1 u F4 .7 μ F1 0 u F1 0 u F5V3 .3 V 圖 34 DSP 的電源供電電路 在關(guān)于 F2812 供電設(shè)計(jì)中，有的設(shè)計(jì)者將電源芯片選用 TPS767D318[23]。此芯片是一種雙輸出穩(wěn)壓器，也可分別為 DSP 提供 和 的電壓輸出， 和 電壓輸出間隔較小，可近似認(rèn)為同時(shí)上電，在 F2812 為核心處 理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護(hù) DSP 的目標(biāo)出發(fā)，選用兩片電源芯片來嚴(yán)格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。 電源電路設(shè)計(jì)時(shí)要注意數(shù)字地和模擬地分開，系統(tǒng)設(shè)計(jì)中用 600R 100MHz 1A 的磁珠將兩者分開，避免公共地阻抗對(duì)模擬信號(hào)和數(shù)字信號(hào)產(chǎn)生耦合作用。模擬電源和數(shù)字電源之間可用電容隔開。此外選擇 +5V 電源時(shí)，要注意電源的質(zhì)量。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低 了系統(tǒng)的效率。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時(shí)要注意電源的質(zhì)量，特別是開關(guān)電源，它的電源紋波不能太大，否則會(huì)對(duì)高頻系統(tǒng)造成很大的干擾。 時(shí)鐘電路 DSP 和其他的微處理器一樣，需要晶振才能工作， F2812 芯片內(nèi)含一個(gè)機(jī)遇可編程 PLL（ Programmable PhaseLocked Loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號(hào)，還提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用來選擇不同的 CPU 時(shí)鐘速率。 基于 PLL 的時(shí)鐘模塊提供了兩種操作模式，一種是晶 振操作，該方式允許使用外部晶振給芯片提供時(shí)基；一種是外部震蕩器輸入到 X1/CLKIN 引腳 [11]。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。而選用第一種晶振操作模式，可以將一個(gè)較低的外部時(shí)鐘源通過內(nèi)部倍頻的手段達(dá)到 DSP 的工作頻率， PLL的倍頻因子由 PLLCR 寄存器的 3， 2， 1， 0 位決定，如表 31 所示， OSCCLK是晶振頻率。 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCC