畢業(yè)設計--相位計電路的設計(編輯修改稿)
2025-01-05 13:39 本頁面
【文章內容簡介】 測量機理是利用雙線示波器。將兩個信號)(tui ， )(tuo 分別接到示波器的兩個通道，示波器置雙路顯示方式，同步觸發(fā)源信號選擇兩被測信號之一，最好選擇其中幅度較大的那一個，調節(jié)有關旋鈕，使熒光屏上顯示兩條大小適中的穩(wěn)定波形，如下圖 22 所示，利用熒光屏上的坐標測出信號的一個周期在水平方向所占的長度 Xt，然后再測出兩波形上對應點（如過零點、峰值點等）之間的水平距離 X，則相位差 θ 為 θ=?txx360186。 蘇州大學本科生畢業(yè)設計（論文） 11 圖 22 雙蹤示波法測量相位差 利用示波器的多波顯示，是測量相位差的最直觀、最簡便的方法，而且對所有頻率信號均能進行。尤其適用于測量電路內部的固有位移。但準確度較低。 過零檢測技術法 所謂過零檢測就是采用一種電路或專門技術準確檢測并指示信號的過零點所處位置。它具有以下優(yōu)點：相位信息從正弦信號的過零點提取，因為正弦信號的過零點的導數(shù)有極大值（波形斜率最大），故測量的靈敏度和精度高，它對信號幅度的依賴性小；由于采用脈沖鑒相技術，鑒相器的線性很好，即鑒相誤差與被測相位值大小無關；相位計容易實現(xiàn)數(shù)字化和自動化 。這種設計技術的實現(xiàn)采用了單片機與 CPLD 相結合方式。即用單片機完成人機界面、系統(tǒng)控制、信息分析、處理和變換，用 CPLD 完成數(shù)據(jù)采集及顯示控制邏輯。 主要原器件介紹 。 異或門 異或門（ 英語 ： ExclusiveOR gate，簡稱 XOR gate，又稱 EOR gate、 ExOR gate）是數(shù)字邏輯中實現(xiàn)邏輯異或的 邏輯門 ，有 2個輸入端、 1個輸出端。若兩蘇州大學本科生畢業(yè)設計（論文） 12 個輸入的電平相異，則輸出為高電平 1；若兩個輸入的電平相同，則輸出為低電平 0。 雖然異或不是開關代數(shù)的基本運算之一，但是在實際運用中相當普遍地使用分立的異或門。大多數(shù)開關技術不能直接實現(xiàn)異或功能，而是使用多個門設計，如下圖所示 圖 21異或門的原理圖 異或門能實現(xiàn)模為 2的加法，因此，異或門可以實現(xiàn)計算機中的 二進制 加法。半加器 就是由異或門和 與門 組成的。 異或門的邏輯函數(shù)如表 22所示： 表 22異或門邏輯函數(shù)表 A B 輸出 Y 0 0 0 0 1 1 1 0 1 1 1 0 蘇州大學本科生畢業(yè)設計（論文） 13 異或門的常用邏輯符號如下圖所示。對異或門的任何 2個信號（輸入或輸出）同時去反，而不改變結果的邏輯功能。在 “ 圈到圈 ” 的設計中，我們選用最能表達要實現(xiàn)的邏輯功能的符號 如圖 23。 圖 23，異或門的邏輯功能圖 邏輯表達式：BABABAY ???? CD4046鎖相環(huán) CD4046 是通用的 CMOS 鎖相環(huán)集成電路，其主要特點是： 1. 電源電壓范圍寬（為 3V18V） 。 2. 輸入阻抗高（約 100MΩ ） 。 3. 動態(tài)功耗小，在中心頻率 f0 為 10kHz 下功耗僅為 600μ W，屬于微功耗器件。 圖 24 CD4046 的引腳排列 蘇州大學本科生畢業(yè)設計（論文） 14 圖 24 是 CD4046 的引腳排列，采用 16 腳雙列直插式。 表 25 CD4046 引腳功能描述 : 符號 引腳 名稱功能 Ph03 1 輸出端（相位脈沖輸出） 相位比較器 2輸出的相位差信號，為上升沿控制邏輯。環(huán)路人鎖時為高電平，環(huán)路失鎖時為低電平 Ph11 14 相位比較器輸入端（基準信號輸入 ），相位比較器輸入信號，輸入允許將 左右的小信號或方波信號在內部放大并再經(jīng)過整形電路后，輸出至相位比較器。 PH12 3 相位比較器輸入端（比較信號輸入） 通常 PD 來自 VCO 的參考信號。 PH01 2 PDⅠ輸出端 相位比較器 1輸出的相位差信號，它采用異或門結構，即鑒相特性為 。 PH02 13 PDⅡ輸出端 相位比較器Ⅱ的輸出端，它采用，上升沿控制邏輯。 VC01 9 壓控振蕩器的控制端。 VC00 4 壓控振蕩器輸出端 INH 5 VCO 禁止端， 1有效 控制信號輸入，高電平時禁止，低電平時允許壓控振蕩器工作。 R1 11 VCO 外接電阻 R1 R2 12 VCO 外接電阻 R2 C1 并接振蕩電容 C1，以控制 VCO 的振蕩頻率。 DEM0 10 解調信號輸出端 15 內部獨立的齊納穩(wěn)壓二極管負極。 蘇州大學本科生畢業(yè)設計（論文） 15 CD4046 鎖相的意義是相位同步的自動控制 ,功能是完成兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)叫做鎖相環(huán) ,簡稱 PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環(huán)主要由相位比較器（ PC）、壓控振蕩器（ VCO）、低通濾波器三部分組成 ,如圖 26 所示。 圖 26 鎖相環(huán)的工作流程 下 圖 27 是 CD4046內部電原
公司管理相關推薦
鄂ICP備17016276號-1