【文章內(nèi)容簡介】 序接收信號，而過分提升時鐘頻率將難以讓數(shù)據(jù)傳送的時序與時鐘合拍，布線長度稍有差異，數(shù)據(jù)就會以與時鐘不同的時序送達，另外，提升時鐘頻率還容易引起信號線間的相互干擾，導(dǎo)致傳輸錯誤。因此，并行方式難以實現(xiàn)高速化。從制造成本的角度來說，增加位寬無疑會導(dǎo)致主板和擴充板上的布線數(shù)目隨之增加，成本隨之攀升。 串行通信 串行通信是指 使用一條數(shù)據(jù)線，將數(shù)據(jù)一位一位地依次傳輸， 先由具有幾位總線的計算機內(nèi)的發(fā)送設(shè)備，將幾位并行數(shù)據(jù)經(jīng)并 串轉(zhuǎn)換硬件轉(zhuǎn)換成串行方式，再逐位經(jīng) 傳輸線到達接收站的設(shè)備中，并在接收端將數(shù)據(jù)從串行方式重新轉(zhuǎn)換成并行方式，以供接收方使用。 傳輸?shù)拿恳晃粩?shù)據(jù)占據(jù)一個固定的時間長度，其只需要少數(shù)幾條線就可以在系統(tǒng)間交換信息。 串行數(shù)據(jù)傳輸?shù)乃俣纫炔⑿袀鬏斅枚啵?適用于計算機與計算機、計算機與外設(shè)之間的遠距離通信， 對于覆蓋面極其廣 闊的公用電話系統(tǒng)來說具有更大的現(xiàn)實意義。 這種方法的優(yōu)點是 通信成本也較低，只需一個信道 ，而且 支持長距離傳輸 。 第 3 頁 共 46 頁 串行數(shù)據(jù)通信的方向性結(jié)構(gòu)有三種，即單工、半雙工和全雙工。 缺點： 數(shù)據(jù)傳輸速度低。在串行口傳送 1 位的時間內(nèi)， 并行口可以傳送一個字節(jié)。當并行口完成單詞 “advanced”的傳送任務(wù)時，串行口中僅傳送了這個單詞的首字母 “a”。 通信的選擇 通過以上對兩種通信方式的對比知道，在本設(shè)計中采用串行通信已經(jīng)足以滿足要求，因此我 們選擇了串行通信的標準。 串行數(shù)據(jù)在傳輸線上的形式和標準 串行數(shù)據(jù)在傳輸時通常采用調(diào)幅（ AM）和調(diào)頻（ FM）兩種方式傳送數(shù)字信息。遠程通信時，發(fā)送的數(shù)字信息，如 二進制數(shù)據(jù)，首先要調(diào)制成模擬信息。 ⑴ 調(diào)幅方式 第 4 頁 共 46 頁 幅度調(diào)制是用某種電平或電流來表示邏輯“ 1”，稱為傳號（ mark）；而用另一種電平或電流來表示邏輯“ 0”，稱為空號（ space）。出現(xiàn)在傳輸線上的 mark/space 的 串行數(shù)據(jù)形式如圖 所示。 圖 mark/space 串行數(shù)據(jù) 使用 mark/space 形式通常有四種標準， TTL 標準、 RS232 標準、 20mA 電流環(huán)標準和60mA 電流環(huán)標準。 ① TTL 標準：用 +5V 電平表示邏輯“ 1”；用 0V 電平表示邏輯“ 0”，這里采用的是正邏輯。 ② RS232 標準：用 5V— 15V 之間的任意電平表示邏輯“ 1” ；用 +5V — +15V 電平表示邏輯“ 0”，這里采用的是負邏輯。 ③ 20mA 電流環(huán)標準。線路中存在 20mA 電流表示邏輯 1，不存在 20mA 電流表示邏輯 0。 ④ 60mA 電流環(huán)標準。線路中存在 60mA 電流表示邏輯 1，不存在 60mA 電流表示邏輯 0。 ⑵ 調(diào)頻方式 頻率調(diào)制方式是用兩種不同的頻率分別表示二進制中的邏輯 1 和邏輯 0，通常使用曼徹斯特編碼標準和堪薩斯城標準。 ① 曼徹斯特編碼標準，它的數(shù)據(jù)形式如圖 所示。這種標準兼有電平變化和頻率變化來表示二進制數(shù)的 0和 1。從圖中可看出。每當出現(xiàn)一個新的二進制位時，就有一個電平跳變。如果該位是邏輯 1，則在中間還有一個電平跳變；而邏輯 0僅有位邊沿跳變。所以邏輯 1的頻率比邏輯 0的頻率大一 倍。曼徹斯特編碼標準通常用在兩臺計算機之間的同步通信。 圖 曼徹斯特編碼 標準 ② 堪薩斯城標 準，它的數(shù)據(jù)形式如圖 所示。它用頻率為 1200Hz 中的 4個周期表示邏輯 0；而用頻率為 2400Hz 中的 8個周期表示邏輯 1。 第 5 頁 共 46 頁 圖 堪薩斯城標準 串行通信的 數(shù)據(jù)傳輸率 數(shù)據(jù)傳輸率是指單位時間內(nèi)傳輸?shù)男畔⒘浚捎帽忍芈屎筒ㄌ芈蕘肀硎尽? ⑴比特率：比特率是指每秒傳輸?shù)亩M制位數(shù)，用 bps （ bit/s)表示。 ⑵ 波特率，波特率是指每秒傳輸?shù)姆枖?shù)，若每個符號所含的信息量為 1 比特，則波特率等于比特率。在計算機中，一個符號的含義為高低電平，它們分別代表邏輯“ 1”和邏輯“ 0”，所以每個符號 所含的信息量剛好為 1 比特，因此在計算機通信中，常將比特率稱為波特率，即： 1 波特（ B） = 1 比特（ bit） = 1 位 /秒（ 1bps） 例如 :電傳打字機最快傳輸率為每秒 10 個字符 /秒，每個字符包含 11 個二進制位 ,則數(shù)據(jù)傳輸率為 :11位 /字符 10 個字符 /秒 =110 位 /秒 =110 波特（ Baud）計算機中常用的波特率是： 1 300、600、 1200、 2400、 4800、 9600、 19200、 28800、 33600，目前最高可達 56Kbps. ⑶ 位時間 Td 位時間是指傳送一 個二進制位所需時間，用 Td 表示。 Td = 1/波特率 = 1/B 例如： B=110 波特 /秒 ， 則 Td = 1/110 ≈ 。 串行通信的 發(fā)送時鐘和接收時鐘 在串行通信中，二進制數(shù)據(jù)以數(shù)字信號的信號形式出現(xiàn) ,不論是發(fā)送還是接收，都必須有時鐘信號對傳送的數(shù)據(jù)進行定位。在 TTL 標準表示的二進制數(shù)中，傳輸線上高電平表示二進制 1，低電平表示二進制 0，且每一位持續(xù)時間是固定的，由發(fā)送時鐘和接收時鐘的頻率決定。 ⑴ 發(fā)送時鐘 第 6 頁 共 46 頁 發(fā)送數(shù)據(jù)時，先將要發(fā)送的數(shù)據(jù)送入移位寄存 器，然后在發(fā)送時鐘的控制下，將該并行數(shù)據(jù)逐位移位輸出。通常是在發(fā)送時鐘的下降沿將移位寄存器中的數(shù)據(jù)串行輸出，每個數(shù)據(jù)位的時間間隔由發(fā)送時鐘的周期來劃分。 ⑵ 接收時鐘 在接收串行數(shù)據(jù)時，接收時鐘的上升沿對接收數(shù)據(jù)采樣，進行數(shù)據(jù)位檢測，并將其移入接收器的移位寄存器中，最后組成并行數(shù)據(jù)輸出。 ⑶ 波特率因子 接收時鐘和發(fā)送時鐘與波特率有如下關(guān)系： F = n B 這里 F 是發(fā)送時鐘或接收時鐘的頻率 。 B 是數(shù)據(jù)傳輸?shù)牟ㄌ芈剩? n 稱為波特率因子。設(shè)發(fā)送或接收時鐘的周期為 Tc，頻率為 F的位傳 輸時間為 Td，則： Tc = 1/F , Td = 1/B 得到： Tc = Td /n 在實際串行通信中，波特率因子可以設(shè)定。在異步傳送時， n = 1， 16， 64，實際常采用 n = 16，即發(fā)送或接收時鐘的頻率要比數(shù)據(jù)傳送的波特率高 n倍。在同步通信時，波特率因子 n 必須等于 1。 異步通信協(xié)議 串行異步通信時的數(shù)據(jù)格式 異步方式通信 ASYNC（ Asynchronous Data Communication） ,又稱起止式異步通信，是計算機通信中最常用的數(shù)據(jù)信息傳輸方式。它是以字符為單 位進行傳輸?shù)?，字符之間沒有固定的時間間隔要求，而每個字符中的各位則以固定的時間傳送。收、發(fā)雙方取得同步的方法是采用在字符格式中設(shè)置起始位和停止位。在一個有效字符正式發(fā)送前，發(fā)送器先發(fā)送一個起始位，然后發(fā)送有效字符位，在字符結(jié)束時再發(fā)送一個停止位，起始位至停止位構(gòu)成一幀。串行異步傳輸時的數(shù)據(jù)格式如 圖 所示。 圖 串行異步數(shù)據(jù)格式 從圖中可以看到以下幾點： ⑴ 起始位：起始位必須是持續(xù)一個比特時間的邏輯“ 0”電平，標志傳送一個字符的開始。 ⑵ 數(shù)據(jù)位：數(shù)據(jù)位為 58位，它緊跟在起始位之后，是被傳送字符的有效數(shù)據(jù)位。傳送時先傳送字符的低位，后傳送字符的高位。數(shù)據(jù)位究竟是幾位，可由硬件或軟件來設(shè)定。 第 7 頁 共 46 頁 ⑶ 奇偶位：奇偶校驗位僅占一位，用于進行奇校驗或偶校驗，也可以不設(shè)奇偶位。 ⑷ 停止位：停止位為 1位、 位或 2位，可有軟件設(shè)定。它一定是邏輯“ 1”電平，標志著傳送一個字符的結(jié)束。 ⑸ 空閑位：空閑位表示線路處于空閑狀態(tài)，此時線路上為邏輯“ 1”電平?？臻e位可以沒有，此時異步傳送的效率為最高。 串行異步通信時的數(shù)據(jù)接收 串行異 步通信時，接收方不斷地檢測或監(jiān)視串行輸入線上的電平變化，當檢測到有效起始位出現(xiàn)時，便知道接著是有效字符位的到來，并開始接收有效字符，當檢測到停止位時，就知道傳輸?shù)淖址Y(jié)束了。經(jīng)過一段隨機時間間隔之后，又進行下一個字符的傳送過程。 通常接收端的采樣時鐘周期要比傳輸字符的位周期短，常用的采樣時鐘頻率為位頻率的 16 倍，采取這種措施是為了提高抗干擾能力，參看圖 所示。 圖 采樣時鐘周期 從圖中可知，傳輸字符的位周期 Td等于采樣時鐘周期 Tc 的 16 倍。接收器的采樣時鐘的每個上升沿對輸入 信號進行采樣，檢驗接收數(shù)據(jù)線上的低電平是否保持 8或 9 個連續(xù)的時鐘周期，以確定傳輸線上的低電平是否是真的起始位。這樣就可以避免噪聲干擾引起的誤操作，從而刪除假的起始位。相當精確地確定起始位的中間點，從而提供一個時間基準，從這個基準開始，每隔 16 個 Tc 對其余數(shù)據(jù)位采樣，以確保傳輸數(shù)據(jù)的正確性。 接收端為實現(xiàn)采樣數(shù)據(jù)的基準，可以執(zhí)行以下步驟： ⑴ 在接收端設(shè)置一采樣時鐘頻率計數(shù)器，當檢測到起始位下降沿時，將其清零，并開始對采樣時鐘計數(shù)，即每來一個時鐘，計數(shù)器加 1。 ⑵ 當計數(shù)器計到 8時，表示已到達起始位的中 間位置，此時采樣值為 0，說明是真正的起始位，同時將計數(shù)器清零；若采樣值不為 0，則說明一開始檢測到的下降沿不是真正的起始位前沿，而是一次干擾，此次檢測應(yīng)作廢，計數(shù)器清零，并重新開始檢測起始位。 第 8 頁 共 46 頁 ⑶ 檢測到真正的起始位后，計數(shù)器清零，以后每次計到 16 時，便采樣收到的信號波形（即每一位的中間），將采到的數(shù)值暫存起來，同時將計數(shù)器清零，重新計數(shù)，直至最后的停止位被采樣。 ⑷ 如果停止位采樣正確（為 1），則字符被接收，并由暫存器裝入寄存器。若停止位采樣值為 0，說明同步或傳輸有問題，此次采樣所得字符作廢 ,不被接收 。 第 9 頁 共 46 頁 2 燈控系統(tǒng) 的總體設(shè)計 家庭燈控 系統(tǒng)一般應(yīng)用于小范圍區(qū)域， 機與機之間沒有主從之分， 屬于一個典型的小范圍內(nèi)的分布式應(yīng)用。針對這一特點，我們設(shè)計為 各機即為主機也可為從機的 結(jié)構(gòu)，各機 之間的通信采用標準的 RS485 總線，可以滿足在 1200 米的范圍內(nèi)實現(xiàn) 各機間的 通信。 家庭 概況 假如我們在一個房間或者一層樓中，想控制其它房間或者其它樓層的照明燈的亮滅情況，我們可以通過控制板首先按下所要選擇的房間或者樓層，然后控制板上就會顯示你所選房間或者樓層的 照明燈的亮滅情況，接著根據(jù)需要按下各個燈的亮滅控制鍵，每次按下那就的燈就會由亮到滅或者由滅到亮，并且每次按下控制板都會將燈的狀態(tài)送回所選擇的房間或者樓層，從而達到控制的目的。 家庭最多可以有八個房間或者樓層，每個房間或者樓層中有八個照明燈和一個控制板，而各個控制板是互相通信的，可以互相進行通信控制。 無主從機的通信 系統(tǒng)解決方案 每個單片機中的程序都是一樣的，平時都處于接收信息的狀態(tài)，一旦有 按鍵按下則調(diào)用相應(yīng)的處理程序進行相應(yīng)的選擇房間或者照明燈的狀態(tài)處理。 當接收到信息時則進行中斷，然后判斷是否是 選擇本機的地址，是則進行相應(yīng)的標志設(shè)定，不是則返回主程序中繼續(xù)偵聽總線信息。 燈控 系統(tǒng)的總體結(jié)構(gòu) 圖 中 各機都掛接 485 總線上平時都處于偵聽狀態(tài)，隨時等待其它機的呼叫。 圖 總體結(jié)構(gòu)圖 在 RS485 總線上，同一時刻，只能有一個機 間的 通信， RS485 通信的可靠性從軟件RS485 1 號機 2 號機 3 號機 第 10 頁 共 46 頁 通信協(xié)議上要做處理，硬件上也要做相應(yīng)的可靠性設(shè)計。 單個控制板的總體原理圖 圖 2. 總體 原理 圖 按鍵 主控制器 控制 輸出 RS485 器件 狀態(tài)顯示 第 11 頁 共 46 頁 3 系統(tǒng) 的硬件設(shè)計 主要元 器件的選取 主控制器的選擇 硬件設(shè)計過程中控制器是系統(tǒng)的核心部分，它能夠控制系統(tǒng)的信號的采集及處理功能，它的性能的好壞決定著系統(tǒng)設(shè)計的成敗與否，因此 ，必須對 主控制器從功能和應(yīng)用性能進行選擇。 可選用控制器主要有 FPGA、 PLC、單片機兩類， 它們各有自己的有缺點。 方案一：采用 FPGA 為系統(tǒng)的控制器， FPGA 可以實現(xiàn)各種復(fù)雜的邏輯功能，模塊大，密度高，它將所有器件集成在一塊芯片上，減少了體積，提高了穩(wěn)定性，并且可應(yīng)用 EDA軟件仿真、調(diào)試，易于進行功能控制。 FPGA 采用并行的輸入輸出方式，提高了系統(tǒng)的 處理速度，適合作為大規(guī)模實時系統(tǒng)的控制核心。但是由于本設(shè)計對數(shù)據(jù)處理的時間要求不高， FPGA 的高速處理的優(yōu)勢得不到充分體現(xiàn)，并且由于其集成度高，使其成本偏高，同時由于芯片的引腳較多，實物硬件電路板布線復(fù)雜，加重了電路設(shè)計和實際焊接的工作。 方案二： 可編程控制器 （ PLC)是專為在工業(yè)環(huán)境應(yīng)用而設(shè)計的。它采用一類可編程的存儲器，、用于其內(nèi)部存儲程序，執(zhí)行邏輯運算，順序控制，定時，計數(shù)與算術(shù)操作等面向用戶的指令，并通過數(shù)字或模擬式輸入、輸出控制各種類型的機械或生產(chǎn)過程。 它的主要功能是邏輯控制、定時控制、計數(shù)控制、 步進控制、 PID 控制、數(shù)據(jù)控制、通信和聯(lián)網(wǎng)等。 因此它的 抗 干 擾能力強，工作可靠，但其無法讀取外部存儲器的數(shù)據(jù)。 而 本 課題家庭 照明控制系統(tǒng)要實現(xiàn)對照明的人性化管理，也就是根據(jù)人的控制輸入出現(xiàn)相應(yīng)的照明場景和自動執(zhí)行相應(yīng)控制輸出相結(jié)合，具備很大的靈活性。方便修改相應(yīng)的場景參數(shù)，易于功能擴展，還可以與其它 控制模塊 進行通 信。 方案二：采用 AT89S51 單片機 作為 控制 系統(tǒng)的方案。單片機算術(shù)運算功能強，軟件編程靈活、自由度大，可用軟件編程實現(xiàn)各種算法和邏輯控制。由于其功耗低、體積小、技術(shù)成熟和成本低等優(yōu)點，各個領(lǐng)域應(yīng)用廣泛 。并且，由于芯片引腳少，在硬件很容易實現(xiàn)。 AT89S51單片機自身帶資源有兩個定時器， 2 個外部中斷，和一格串行通信中斷。 綜合上述 三 種方案， 方案一和二功能強大、控制編成復(fù)雜且成本較高，與 方案 三對比，方案三硬件簡單、靈活度大、成本較低，而且就目前所要設(shè)計的系統(tǒng)， AT89S51 單片機自帶功能基本都能滿足設(shè)計需求 。 由于單片機技術(shù)在各個領(lǐng)域得到越來越廣泛的應(yīng)用，世界上許多集成電路生產(chǎn)廠家相繼推出了各種類型的單片機。而 單片機的設(shè)計在滿足