【文章內容簡介】 開關量驅動電路采用 TTL三態(tài)門 緩沖器，本設計采用 74HC14，它的驅動能力要高于一般的 TTL電路，如圖 :74HC14是六芯片集成電路，內部包含六組形式完全相同的反相器，除電源共用外，六組反相器相互獨立。 74HC14 是施密特輸入反相器芯片 , 輸入電平從低到高的翻轉電平高于從高到低的翻轉電平 , 使輸入緩慢變化或不太規(guī)則變化的邊沿整形成陡峭的邊沿 . 施密特輸入只是使得上跳沿和下降沿變得比原始輸入信號的上升和下降更加陡峭一些，也就是在數(shù)字電路起整形作用。 攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 7 圖 開關量驅動電路 模擬開關的選擇 模擬開關是數(shù)據采集系統(tǒng)中的主要器件之一，它的作用是切換各路輸入信號。在測控系統(tǒng)中，被測物理量通常是幾個或幾十個。為了降低成本和減小體積，系統(tǒng)中通常使用公共的采樣保持器、放大器及 A/D轉換等器件，因此需要使用多路開關輪流把各路被測信號分時地與這些公用器件接通。 多路開關有機械觸點式開關和半導體模擬開關。機械觸點式開關中最常用的是干簧繼電器，它的導通電阻小，但切換速度慢。集成模擬電子開關的體積小，切換速率快，無抖動，耗電小，工作可靠，容易控制。它的缺點是導通電阻較大，輸入電壓電流容量有限，動態(tài)范圍小。在 較低頻段上（ f10MHz）的集成模擬電子開關，通常采用 CMOS 工藝制成；而在較高頻段上（ f10MHz）則采用雙極型晶體管工藝技術。集成模擬電子開關在測控技術中得到廣泛應用。 在設計中往往要用到模擬開關，對于不同的用途需要選擇不同的模擬開關。在選擇時要考慮以下參數(shù) : ① 通道數(shù)量 通道數(shù)量對傳輸?shù)谋粶y信號的精度和切換速度有直接的影響，因為通道數(shù)目越多，寄生電容和泄露電流通常也越大，特別是在使用集成模擬開關時，雖然只有其中一路導通，但由于其他模擬開關斷開時（此時處于高阻狀態(tài)）仍存在漏電流，從而也要對導通的那 一路開關產生影響：通道越多，漏電流越大，通道間的干擾也越多。 ② 導通電阻 理想的多路開關其導通電阻應為零，斷開電阻應為無窮大，但是實際中的模擬開關無法達到這個要求。模擬開關的導通電阻會使信號電壓產生跌落，尤其是和低阻抗器件串聯(lián)使用的時候，因此需要考慮開關電阻。希望導通電阻盡量小。 ③ 開關時間 由于模擬開關器件中有導通電阻并有寄生電容，這樣就會產生一定的導通和關斷時間，通常希望器件具有短的開關時間。 攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 8 ④ 泄漏電流 指開關斷開時的泄漏電流。如果信號源內阻很大，傳輸?shù)氖请娏髁?，此時就更需要考慮它的泄漏電流，一 般希望泄漏電流越小越好。另外根據系統(tǒng)實際需要，還要考慮開關的數(shù)量、種類 (幾選一、邏輯控制等 )。 ⑤ 切換速度 對于傳輸快速變化的場合，就要求多路開關的切換速度高，當然也要考慮后一段的采樣保持和 A/D的速度，從而以最優(yōu)的性價比來選取多路開關的切換速度。 作為多路選擇開關，需要多通道快速循環(huán)采集。本系統(tǒng)選擇了開關速度比較快、泄漏比較小、 16 選 1的模擬選擇開關 ADG506。 AD0506電壓范圍寬、功耗低、泄漏小。其主要的參數(shù)為： 低泄漏： 20pA(典型值 ) 較低的導通電阻 ： 200? 較高的開關速度 : 導通 200ns、 關閉 200ns 圖 為 ADG508 在系統(tǒng)中的應用。當 A6=1 時， ADG506 開始工作，隨著 A AA3和 A4 的變化， 16 個通道輪流進行數(shù)據采集。 A A A A A6 由 FPGA 提供。當 A6=1 時， ADG506 停止工作，數(shù)據采集結束。 圖 ADG506在系統(tǒng)中的應用 A/D 轉換器的選擇 隨著超大規(guī)模集成電路技術的飛速發(fā)展和計算技術在工業(yè)領域的廣泛用， A/D轉換器的新設計思想和制造技術層出不窮。為滿足各種不同的檢測和控制 任務的攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 9 需要，大量結構不同、性能各異的 A/D轉換電路應運而生。有傳統(tǒng)的并行型、逐次逼近型、積分型，也有近年來新發(fā)展起來的 ∑ 一△型和流水線型等，各種類型的 ADC 各有其優(yōu)缺點，可滿足不同的要求。 模數(shù)轉換器的分類及其特點 目前，模數(shù)轉換集成電路主要有以下幾種類型： ① 并行比較 ADC 并行比較 ADC是現(xiàn)今速度最快的模 /數(shù)轉換器，通常稱為“閃爍式 ADC。它由電阻分壓器、比較器、緩沖器及編碼器四部分組成。這種結構 ADC 的所有位同時轉換，其轉換時間主要取決于比較器的開關逮度、編碼器的傳輸時間延遲等。增加輸 出位數(shù)對轉換時間的影響較小，但隨著分辨率的提高，需要高密度的模擬設計，以實現(xiàn)轉換所需的大量精密分壓電阻和比較器電路。例如， N 位 ADC 需要 2n個精密電阻和 2(n1)個并聯(lián)比較器。這類 ADC 的優(yōu)點是 :模數(shù)轉換速度高；缺點是分辨率不高，功耗大，成本高。 ② 逐次逼近型 逐次逼近型 ADC 是應用非常廣泛的模 /數(shù)轉換方法，它由比較器、 DIA 轉換器、比較寄存器、時鐘發(fā)生器以及控制邏輯電路組成。它將采樣輸入信號與已知電壓不斷進行比較，然后轉換成二進制數(shù)。主要通過二分探索法求得一數(shù)字碼，使其對應的電壓最接近于輸入電壓。這一 類型 ADC的優(yōu)點 :轉換速率比較高，采樣速率可達 1 MSPS；與其它 ADC 相比，功耗相當?shù)停晦D換精度也比較高。在高精度、快速 A/D變換中應用最為廣泛。 ③ 積分型 ADC 前面所講到的并行比較 ADC和逐次逼近型 ADC均屬于直接轉換 ADC,而積分型和后面所講的壓頻變換型 ADC 則屬于間接 ADC。積分型 ADC 又稱為雙斜式 ADC。它的基本原理是通過兩次積分將輸入的模擬電壓轉換成與其平均值成正比的時間間隔。與此同時，在此時間間隔內利用計數(shù)器對時鐘脈沖進行計數(shù)，根據時間間隔的值計算出模擬電壓的值，從而實現(xiàn) A/D轉換。積分型 ADC的轉換精度只取決于參考電壓，因此容易提高它的精度。這類 ADC主要應用于低速、精密測量等領域。其優(yōu)點是 :分辨率高、功耗低、成本低。缺點是 :轉換速率低，轉換速率在 12 位時為 100～ 300SPS. ④ 壓頻變換型 ADC 壓頻變換型 ADC 是先將輸入模擬信號的電壓轉換成頻率與其成正比的脈沖信號，然后在固定的時間間隔內對此脈沖信號進行計數(shù)，計數(shù)結果正比于輸入模擬電壓信號的數(shù)字量。從理論上講，這種 ADC 的分辨率可以無限增加，只要采樣時間足夠長，即滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度。其優(yōu)點是 :精度高、攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 10 價格低、 功耗低。缺點是 :類似于積分型 ADC,其轉換速率受到限制， 12位時為 100～300SPS。 ⑤ ∑ △型 ADC 與一般的 ADC不同，∑ △型 ADC 不是直接根據抽樣數(shù)據的每一個樣值的大小進行量化編碼，而是根據前一量值與后一量值的差值即所謂的增量的大小來進行量化編碼?！?△型 ADC由兩部分組成，第一部分為模擬∑ △調制器，第二部分為數(shù)字抽取濾波器。由于∑ △具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑ △轉換器又稱為過抽樣轉換器 A/D。這一技術的優(yōu)點 :分辨率可高達 24位，比積分型及壓頻 變換型 ADC 的轉換速率高，可實現(xiàn)低價格、高分辨率的數(shù)據采集。缺點 :當高速轉換時，需要高階調制器，在轉換速率相同的條件下，比積分型和逐次逼近型 ADC的功耗高。 ⑥ 流水線型 ADC 流水線型 ADC (pipeline)又稱為子區(qū)式 ADC，它由若干級級聯(lián)電路組成，每一級包括一個采樣 /保持放大器、一個低分辨率的 ADC 和 DAC 以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。快速精確的 n位轉換器分成兩段以上的子區(qū) (流水線 )來完成。流水線 ADC不但簡化了電路設計，還具有如下優(yōu)點 :每一級的冗余位優(yōu)化了重疊誤差的 糾正，具有良好的線性和低失調性；每一級具有獨立的采樣 /保持放大器，前一級電路的采樣 /保持可以釋放出來用于處理下一次采樣，因此允許流水線各級同時對多個采樣進行處理，從而提高了信號的處理速度，多級轉換提高了 ADC的分辨率。由此可見這種類型的 ADC不僅轉換速度較高，而且分辨率也比較高 [5]。 模數(shù)轉換器的主要參數(shù) 無論我們選擇那種 A/D轉換器，都必須考慮以下幾個主要性能指標 : ① 辨率 (resolution): 分辨率表示 A/D 轉換器輸出數(shù)字量變化一個相鄰數(shù)碼，所需輸入模擬電壓的變化量。其值定義為滿刻 度電壓與 2N之比，其中 N為 ADC 的位數(shù)。例如設 A/D轉換器的位數(shù)為 n，滿量程電壓為 FSR，則 A/D轉換器的分辨率定義為 :分辨率 =FSR/2N。另外可以用百分數(shù)來表示分辨率，此時的分辨率成為相對分辨率。公式為 : 相對分辨率 =分辨率 /FSR 100%。例如一個滿量程電壓為 10V 的 12 位 A/D轉換器，能夠分辨模擬輸入電壓變化的最小值為 ，相對分辨率為 :%. ② 程 :量程就是指轉換器所能轉換模擬信號的電壓范圍。 ③ 對誤差： 絕對誤差定義為對應于輸出數(shù)碼的實際模擬輸入電壓與理想模擬輸入電壓之差 。絕對誤差一般在177。 1/2LSB 范圍內。絕對誤差包括增益誤差、偏移誤差、非線攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 11 性誤差，也包括量化誤差。 ④ 化誤差 : 量化誤差是由 ADC的有限分辨率引起的誤差。在 ADC 的轉移特性曲線中，不計其它誤差的情況下，一個分辨率有限的 ADC的階梯狀轉移特性曲線與具有無限分辨率的 ADC轉移特性曲線最大偏差，稱之為量化誤差。 ⑤ 移誤差 : 偏移誤差是指最低有效位為“ 1”狀態(tài)時的實際輸入電壓與理論輸入電壓之差，這一差值電壓稱作偏移電壓，一般以滿量程電壓值的百分數(shù)表示。 ⑥ 換速率 : 轉換速率是指能夠重復進行數(shù)據轉換的速度，即每 秒鐘轉換的次數(shù)。本系統(tǒng)中， A/D 轉換器選用了 AD9221。 AD9221 是一種低功耗、 12位分辨率、 轉換速率的 A/D 轉換器。該轉換器內部包含有 12 位的量化器、寬帶采樣保持電路、可編程電壓基準源，采用單電源 +5V 供電，可以根據用戶配置，信號以單端方式輸入或是以差分方式輸入。輸出為并行接口，兼容 TTL 電平。由圖 ，AD9220 屬于子區(qū)式模 /數(shù)轉換器結構，并且采用了數(shù)字校正技術， AD公司稱之為多級差分管線結構 (Multistage differential pipeline architecture)。由于采用了這樣的結構， AD9220 可以在 時提供 為有效位數(shù) (ENOBS)，信號/(噪聲 +失真 )比為 70dB[6]。 圖 AD9221內部結構圖 AD9221 在系統(tǒng)中的應用 模擬信號從數(shù)據輸入端 VINA 輸入，經過模數(shù)轉換，輸出 12 位的數(shù)字信號。 圖 為 AD9221 的通用接法。 圖中 AIN是經調整過的模擬信號， AD9221 采用單通道輸入，信號從 VINA 端輸入。 AD9221 的時鐘端 CLK 由 FPGA 控制提供。 攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 12 圖 AD9221在系統(tǒng) 中的應用 中心控制模塊的設計 中心控制模塊由 FPGA 及其外圍電路組成，主要用來對整個電路的時鐘信號進行控制，保證數(shù)據的正確存入與讀出。其結構框圖如圖 所示 ： 圖 中心控制模塊的結構框圖 現(xiàn)場可編程門陣列（ FPGA）是近十年加入到用戶可編程技術行列中的器件。它由邏輯功能塊排列成陣列組成，并由可編程的內部連線連接這些邏輯功能塊來實現(xiàn)不同的設計，可編程門陣列在器件的選擇和內部的互連上提供了更大的自 由度。 FPGA 可以達到比 PLD 更高的集成度，但具有更復雜的布線結構和邏輯實現(xiàn)。PLD 與 FPGA 之間的主要差別是 PLD 通過修改具有固定內連電路的邏輯功能來進行編程，而 FPGA 是通過修改一根或多根分隔宏單元的基本功能塊的內連線的布線來進行編程。因此， FPGA 既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性，而且它更接近 PCB 的設計模式。采用 FPGA 的優(yōu)點是：在實現(xiàn)系統(tǒng)小型化、集成化和高可靠性的同時，減少了風險，降低了成本，縮短了周期 [7]。 FPGA 的開發(fā)可以用硬件描述語言 （ HDL）編程，然后在開發(fā)平臺上進行驗證，晶 振 EPROM FPGA 供電 F P G A 攀枝花學院本科畢業(yè)設計（論文） 2 系統(tǒng)硬件設計 13 最后由 ED