【文章內容簡介】 對整個系統(tǒng)的運行實行控制。 主控模塊能夠使系統(tǒng)各部分模塊協(xié)調有序的工作 ， 是系統(tǒng)能夠穩(wěn)定高效運行的關鍵 ， 是整個系統(tǒng)的核心之一 。 這里使用單片機作為系統(tǒng)的主控模塊 。單片機使用廣泛 ， 操作簡單 。 運算部分是完成系統(tǒng)任務的主要部分 ， 是進行信號處理的核心 。 運算部分的運行效率決定了系統(tǒng)進行信號分析的速度和精度 。 若使用專用的 FFT 芯片 ， 雖然運行速度高 ， 運算精確 ， 但其用法固定 ， 使用不夠靈活 ， 成本也高 。這里使用一個單獨的 DSP 來做 FFT 運算 ， 以滿足 FFT 需大量復數乘法和加法運算的要求 。 167。 總體方案 描述 經過上面的方案分析和選擇，我所設計的音頻信號分析系統(tǒng)由調理電路、 A/D 轉換部分、數據處理部分設計、控制器、串口、 PC 機等部分組成，系統(tǒng)框圖如下圖 14 所示。 圖 14 音頻信號分析儀系統(tǒng)框圖 音頻信號由輸入端進入調理電路 ,經過濾波 ,并將待測信號幅度調理到RS232 McBSP0 PC 機 MIC 聲卡AIC23B TMS320VC5402 89C51 聲 音 本科畢業(yè)設計（論文） 7 適合 A/D 采樣的范圍 ,用 A/D 轉換將模擬量采集成數字量送入控制芯片 ,再由控制芯片對數據進行 FFT 得到信號的頻譜 ,再經一系列處理 ,采用 LCD 顯示相應結果 . 若只采用單片機作為中心控制芯片 ,可具有控制 靈活簡單、成本低的優(yōu)點 ,但是因音頻信號處理需要大量的數據處理運算 ,尤其是 FFT,需要很高的運算速度和存儲空間 ,普通單片機受到晶振和內部結構的限制難以保證在規(guī)定的時間內采集到足夠的數據 。 因此采用 DSP 作為控制芯片 ,DSP 內部帶有乘法器、累加器 ,采用流水線工作方式以及并行結構 ,多總線 ,速度快 ,并配有適合數字信號處理的指令等 ,其中還包括一些專用器件 ,能夠實現(xiàn)實時處理 。 本系統(tǒng)采用 TMS320VC5402 作為信號運算的核心 ,通過 12 位 ADC 進行采集 。 為防止混疊失真和噪聲干擾，信號在采樣前需進行信號的放大濾波，對信號 進行調理后，經過采樣和量化，得到時間和幅度上均為離散的數字音頻信號。本系統(tǒng)采用 高度集成 的 AIC23B 模數轉換（ ADC）部件， 運用 先進的Sigmadelta 過采樣技術，可以在 8K到 96K 的頻率范圍內提供 16bit 的采樣，保證了系統(tǒng)測量數據的精度。經 A/D 采樣的數據送入系統(tǒng)核心數據處理器TMS320VC5402 中進行 1024 個點的實時 FFT，分析計算信號的頻率、功率和失真度等，信號經 DSP 處理后，通過 HPI 總線發(fā)送給單片機 STC89C51 對數據進行相應的處理后，發(fā)送給液晶顯示。 TMS320VC5402 是 16 位 的 定點 DSP 芯片，它采用改進的哈佛結構，并集成有豐富的硬件邏輯、外部接口資源和高度專業(yè)化的指令系統(tǒng)。 DSP 以數字計算的方法對信號進行處理，具有處理速度快、靈活、精確、抗干擾能力強、體積小及可靠性高等優(yōu)點，滿足了對信號快速、精確、實時處理的要 求。 本科畢業(yè)設計（論文） 8 第二章 信號頻譜分析儀的硬件設計 167。 DSP 芯片 167。 DSP 芯片特點 在本次設計中主要用的硬件設備是 DSP 芯片。 DSP 芯片普遍采用數據總線與程序總線分離的哈佛結構或改進的哈佛結構，比傳統(tǒng)處理器的馮諾伊曼結構有更好的指令執(zhí)行 速度。許多 DSP 芯片內部都采用多總線結構，這樣保證在一個機器周期內可以多次訪問程序空間和數據空間。另外它還使用流水線技術，這樣可以實現(xiàn)多指令的并行執(zhí)行。 TMS320VC5402 是 TI 公司的 54X 系列定點 DSP,具有低功耗、高性能的特點。 CPU 增強的多總線結構 ,三條獨立的 16bit 數據存儲器總線和一條程序存儲器總線 。40bit 運算邏輯單元 (ALU),包括一個 40bit 的桶形移位器和兩個獨立的 40bit累加器 ,17bit17bit 并行乘法器 。連接一個 40bit的專用加法器 ,可用來進行非流水單周期乘 /加 (MAC)運算 。比較、選擇和存儲單元 (CSSU)用于Viterbi 運算器的加 /比較選擇 。指數編碼器在一個周期里計算一個 40bit 累加器的指數值 。兩個地址發(fā)生器中有八個輔助寄存器和兩個輔助寄存器運算單元 (ARAUs)。數據總線具有總線保持特性 [3]。 存儲器 ： 擴展地址模式可最大尋址到 1M16bit 的 外部程序空 間資源，4K16bit 片上 ROM,16K16bit 雙 向 訪問片上 RAM。 指令集 ： 支持單指令循環(huán)和塊循環(huán) ， 存儲塊移動指令提供了高效的程序 和數據存儲器管理 ， 支持 32bit 長字操作數指令 ， 支持兩個或三 個操作數讀指令 ， 支持并行存儲和并行加載的算術指令、條件存儲指令和中斷快速返回 ，支持定點 DSP C 語言編譯器。 片上硬件資源 ： 軟件可編程等待狀態(tài)發(fā)生器和可編程存儲單元轉換 ， 連接內部振蕩器或外部時鐘源的鎖相環(huán) (PLL)時鐘發(fā)生器 ,兩個多通道緩沖串口(McBSPs)， 增強型 8bit 并行主機接口 (HPI8)， 兩個 16bit 定時器 ， 6 通道直接存儲器訪問 (DMA)控制器。 電源 ： 低功耗 ,工作電源有 和 (內核 ) ， 用節(jié)電模式的 IDLEIDLE2 及 IDLE3 指令做功率控制 ， 可禁止 CLKOUT 信號。 本科畢業(yè)設計（論文） 9 速度 ： 在 供電 ( 核心電壓 )下單周期定點指令的執(zhí)行周期為10ns(100MIPS)。 仿真 ： 符合 邊界掃描邏輯標準的片內掃描仿真邏輯接口。 TM320C54x 是 TI 公司為實現(xiàn)低功耗，實時處理而專門設計的 16 位定點數字信號處理器，是 DSP 平臺中最為成熟的芯片采用改進的哈佛結構，程序與數據分開存放，內部具有 8 條高度并行的總線；片內集成有片內存儲器和片內的外設及專門用途的硬件邏輯，并配備有功能強大的指令系統(tǒng)，使得該芯片具有很高的處理速度和廣泛的應用適應性；再加上采用模塊化設計及先進的集成電路技術，芯片的功耗小，成本低，更適應于遠程通信等實時嵌入式應用的需要，已在通信、計算機網絡、儀器儀表等領域得到了廣泛應用。TMS320VC5402(以下簡稱 C5402)是德州儀器公司 (TI)1999年 10月推出的性價比極高 (目標價格僅為 5 美元 )的定點數字信號處理器 (DSP)。 作為 DSP 家庭高性價比代表的 16 位定點 DSP 芯片， C5402 適用于語音通信等實時嵌入應用場合。與其它 C54X 芯片一樣， C5402 具有高度靈活的可操作性和高速的處理能力。其性能特點如下：操作速率可達 100MIPS；具有先進的 多總線結構，三條 16 位數據存儲器總線和一條程序存儲器總線； 40 位算術邏輯單元（ ALU），包括一個 40位桶形移位器和兩個 40 位累加器；一個1717 乘法器和一個 40 位專用加法器，允許 16 位帶 /不帶符號的乘法；整合維特比加速器，用于提高維特比編譯碼的速度；單周期正規(guī)化及指數譯碼；8個輔助寄存器及一個軟件棧，允許使用業(yè)界最先進的定點 DSP C 語言編譯器；數據 /程序尋址空間為 1M16bit ，內置 4K16bit ROM 和 16K16bit RAM ；內置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（ PLL）時鐘產生器、兩個多通道緩 沖串口、一個與外部處理器通信的 8 位并行 HPI 口、兩個 16 位定時器以及 6 通道DMA 控制器且低功耗。 其結構如圖 21 所示。 與 C54X 系列的其它芯片相比， 5402 具有高性能、低功耗和低價格等特點。它采用 6 級流水線，且當 RPT（重復指令）時，一些多周期的指令就變成了單周期的指令；芯片內部 RAM 和 ROM 可根據 PMST 寄存器中的 OVLY 和 DROM位靈活設置。這些都有利于算法的優(yōu)化。 本科畢業(yè)設計（論文） 10 圖 21 TMS320VC5402 結構圖 TMS320VC5402 作為一種 16 位定點通用 DSP 芯片。它的主要特點包括：改進的哈佛結構 （ 1條程序存儲器總線， 3條數據存儲器總線和 4條地址總線）、帶有專用硬件邏輯 CPU 和片內存儲器以及片內外圍專用的指令集、具有專用的匯編語言工具等。 TMS320VC5402 內含 4k 字的片內 Rom 和 16k 字的雙存取RAM、 2 個多通道緩沖串口 MCBSP(MultiChannel Buffered Serial Port) 、1 個 HPI(Host Port Interface)接口 ，它的單周期指令執(zhí)行時間為 10ns、雙電源（ 和 ）供電 。 正因為 C5402 的這些特點因此我們再設計信號頻譜分析儀選擇了它。 167。 電路設計 時應注意的問題 在設計中需要注意的有以下三個方面 [4]： 一 、 VC5402 電源采用 3． 3V 和 1． 8V 電源供電。其中： I／ O 采用 3． 3V；核電壓采用 1． 8V供電；系統(tǒng)從 PCI 插槽取 5V 電壓經電壓轉換后，供 DSP和其 它 芯片使用。 本科畢業(yè)設計（論文） 11 二 、 VC5402 的有些引腳必須接 4． 7kΩ 的上拉電阻，沒有用到的中斷引腳也要接相同的上拉電阻。 三 、 電源輸入端跨接一個 10～ 100μF 的電解電容器，為每個集成 回 路芯片配置一個 0． 01μF 的陶瓷電容器。 167。 串行口 McBSP 167。 McBSP 簡介 VC5402 的 McBSP 是一種同步串行接口 ,支持多種通信方式和 SPI 協(xié)議 ,串口可以根據設計者的不同需求進行配置 ,使用非常靈活。它的主要特點如下 :全雙工的串行通信 。連續(xù)的發(fā)送和接收數據流功能 。具有外部時鐘輸入或內部可編程時鐘兩種時鐘控制方式 ?？瑟毩⒕幊痰陌l(fā)送和接收幀同步 。多通道數據傳輸 (最多可達 128 個通道 )?？蛇x的數據寬度 : 1 1 24或 32 位 。用于數據壓縮的 μ 律和 A 律壓縮擴展 ?？删幊痰臅r鐘和幀同步極性。 McBSP 包括 6 個引腳 ,分別是串行數據發(fā)送信號 DX、串行數據 接收信號DR、發(fā)送時鐘信號 CLKX、接收時鐘信號 CLKR、發(fā)送幀同步信號 FSX 和接收幀同步信號 FSR。由于 McBSP 內帶有一個可編程的采樣和幀同步時鐘產生器 ,所以串口接收、發(fā)送時鐘和幀同步等信號既可由內部產生 ,也可以由外部輸入。 VC5402 的 McBSP由 23個寄存器進行控制 ,除了少數幾個不能由程序訪問之外 ,一般在串口進行數據通信之前都要對它們進行初始化 ,部分寄存器是存儲器映射寄存器 ,必須通過子地址的方式進行訪問。要訪問 McBSP 的這些寄存器 ,首先要把所要訪問的寄存器的子地址寫到子地址寄存器 SPSA 中 ,然后 才能對數據寄存器進行訪問。 McBSP 接收和發(fā)送數據的過程如下 [5]:在發(fā)送數據時 ,首先將要發(fā)送的數據寫到 DXR 寄存器中 ,若 XSR 寄存器為空 (說明上一次發(fā)送的數據已經由 DX引腳送出 ),則將 DXR寄存器中的數據拷貝到 XSR寄存器中 。然后在 發(fā)送 幀同步信號 FSX和時鐘 CLKX的作用下 ,將 XSR寄存器中的數據逐位移到 DX引腳輸出。在數據從 DXR 寄存器復制到 XSR 后 ,就可以將下一個要發(fā)送的數據寫到 DXR寄存器中 ,因而可以保證數據的連續(xù)發(fā)送。串口接收數據的過程與發(fā)送基本類似 ,但方向相反且 VC5402 的多通道串口的接收帶 三個緩沖器。 本科畢業(yè)設計（論文） 12 在 VC5402 片內 ,CPU 與 McBSP 之間的數據傳送有三種方式 :查詢方式、中斷方式和 DMA 方式。每當串口接收到一個字 (新接收的數據復制到 DRR[1,2]寄存器中 )或發(fā)送的字從 DXR 寄存器拷貝到 XSR 寄存器中時 ,都會改變串口控制寄存器 1(SPCR1)中的 RDDY 和串口控制寄存器 2(SPCR2)中的 XRDY 標志位 ,所以 CPU 可以通過不斷查詢的方法知道數據是否發(fā)送完畢以及是否接收到新的數據 ,從而決定下一步操作。 CPU 還可以通過串口的接收或發(fā)送中斷事件 ,在中斷服務程序中完成數據的傳送 ,中斷的觸發(fā)事件是 可以選擇的 ,在進行處理之前必須預先設置好串口控制寄存器 1(SPCR1)和串口控制寄存器 2(SPCR2)中相應的位。第三種傳 輸 方式就是通過芯片的 DMA 與串口相連 ,由串口同步事件觸發(fā) DMA 完成數據的傳送。 McBSP 的初始化主要完成串口的配置 ,接收和發(fā)送可以分別設定 ,但要結合具體的硬件設計來進行。串口初始化的主要工作如下 :設定 FSR、 FSX、 CLKX和 CLKR 為輸入還是輸出以及它們的極性 。設定是單相位還是雙相位幀同步 。設定每幀所包含的數據個數 。設定傳輸數據的字寬 (若為雙相位幀同步 ,每一相位對應的字寬可設為不一 樣 )。設定第一個幀同步之后的幀同步是否被忽略 。設定數據位的延遲 。設定數據的符號擴展方式 。設定所選擇的傳輸通道 。若采用內部產生時鐘和幀同步信號 ,還需要對時鐘和幀同步產生器進行設置。 167。 McBSP 的作用 DSP 芯片在系統(tǒng)設計中