【文章內(nèi)容簡介】 P0口 P0口為一個 8位漏級開路雙向 IO口每腳可吸收 8TTL門電流當(dāng) P1口的管腳第一次寫 1 時被定義為高阻輸入 P0 能夠用于外部程序數(shù)據(jù)存儲器它可以被定義為數(shù)據(jù)地址的第八位在 FIASH編程時 P0 口作為原碼輸入口當(dāng) FIASH進(jìn)行校驗時 P0 輸出原碼此時 P0 外部必須被拉高 P1 口 P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 IO口 P1 口緩沖器能接收輸出 4TTL 門電流 P1 口管腳寫入 1 后被內(nèi)部上拉為高可用作輸入 P1 口被外部下拉為低電平時將輸出電流這是由于內(nèi)部上拉的緣故在 FLASH 編程和校驗時 P1口作為第八位地址接收 P2 口 P2 口為一個內(nèi)部上拉電阻的 8 位雙向 IO口 P2 口緩沖器可接收輸出 4 個 TTL 門電流當(dāng) P2口被寫 1 時其管腳被內(nèi)部上拉電阻拉高且作為輸入并因此作為輸入時 P2 口的管腳被外部拉低將輸出電流這是由于內(nèi)部上拉的緣故 P2口當(dāng)用于外部程序存儲器或 16位地址外部數(shù)據(jù)存儲器進(jìn)行存取時 P2口輸出地址的高八位在給出地址 1 時它利用內(nèi)部上拉優(yōu)勢當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時 P2口輸出其特殊功能寄存器的內(nèi)容 P2口在 FLASH編程和校驗時接收高八位地址信號和控制信號 P3口 P3口管腳是 8個帶內(nèi)部上拉電阻的雙向 IO口可接收輸出 4個 TTL門電流當(dāng) P3 口寫入 1 后它們被內(nèi)部上拉為高電平并用作輸入作為輸入由于外部下拉為低電平 P3 口將輸出電流 ILL 這是由于上拉的緣故 P3 口也可作為 AT89C51 的一些特殊功能口如下表所示 管腳 備選功能 P30 RXD 串行輸入口 P31 TXD 串行輸出口 P32 INT0 外部中斷 0 P33 INT1 外部中斷 1 P34 T0 記時器 0 外部輸入 P35 T1 記時器 1 外部輸入 P36 WR 外部數(shù)據(jù)存儲器寫選通 P37 RD 外部數(shù)據(jù)存儲器讀選通 P3 口同時為閃爍編程和編程校驗接收一些控制信號 RST復(fù)位輸入當(dāng)振蕩器復(fù)位器件時要保持 RST腳兩個機器周期的高電平時間 ALEPROG 當(dāng)訪問外部存儲器時地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)在 FLASH編程期間此引腳用于輸入編程脈沖在平時 ALE端以不變的頻率周期輸出正脈沖信號此頻率為振蕩器頻率的 16 因此它可用作對外部輸出的脈沖或用于定時目的然而要注意的是每當(dāng)用作外部數(shù)據(jù)存儲器時將跳過一個 ALE脈沖如想禁止 ALE的輸出可在 SFR8EH地址上置 0此時 ALE只 有在執(zhí)行 MOVXMOVC指令是 ALE 才起作用另外該引腳被略微拉高如果微處理器在外部執(zhí)行狀態(tài) ALE禁止置位無效 PSEN 外部程序存儲器的選通信號在由外部程序存儲器取指期間每個機器周期兩次 PSEN有效但在訪問外部數(shù)據(jù)存儲器時這兩次有效的 PSEN信號將不出現(xiàn) EAV 當(dāng) EA 保持低電平時則在此期間外部程序存儲器 0000HFFFFH 不管是否有內(nèi)部程序存儲器注意加密方式 1時 EA將內(nèi)部鎖定為 RESET當(dāng) EA端保持高電平時此間內(nèi)部程序存儲器在 FLASH編程期間此引腳也用于施加 12V編程電源 V XTAL1 反 向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入 XTAL2 來自反向振蕩器的輸出 振蕩器特性 XTAL1和 XTAL2分別為反向放大器的輸入和輸出該反向放大器可以配置為片內(nèi)振蕩器石晶振蕩和陶瓷振蕩均可采用如采用外部時鐘源驅(qū)動器件 XTAL2應(yīng)不接有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器因此對外部時鐘信號的脈寬無任何要求但必須保證脈沖的高低電平要求的寬度 串口描述 TMS320VC5402 以其低成本低功耗資源多的特點在通信控制領(lǐng)域得到了廣泛的應(yīng)用片上集成了最大 192kB 存儲空間 64kB RAM64kB ROM64kB IO 具有時分多路串口 TMD2個緩沖串口 BSP8位并行主機接口 HPI可編程等待狀態(tài)發(fā)生器等完全可以滿足數(shù)據(jù)處理及控制要求基于 5402 構(gòu)建的應(yīng)用系統(tǒng)中必不可少的是各種數(shù)據(jù)通信接口的設(shè)計與并口相比串行接口的特點是減少器件引腳數(shù)目節(jié)省了硬件系統(tǒng)的體積降低了接口設(shè)計的復(fù)雜性實際應(yīng)用中各系統(tǒng)之間需要實現(xiàn)異步串行數(shù)據(jù)傳輸和通信而 DSP5402 具有同步串口與標(biāo)準(zhǔn)的異步串行接口不同本文針對這種應(yīng)用設(shè)計實現(xiàn)了 DSP5402 和 PC 機的異步串行通信 RS232 接口電路 串行接口有異步和同步兩 種基本通信方式異步通信采用異步傳送格式數(shù)據(jù)發(fā)送和接收均將起始位和停止位作為開始和結(jié)束的標(biāo)志起始位占用一位低電平用來表示字符開始其后為 7 或 8 位的數(shù)據(jù)編碼第 8 位通常做為奇偶校驗位最后為停止位高電平用來表示字符傳送結(jié)束上述字符格式通常作為一個串行幀如無奇偶校驗位即為 每秒傳送的數(shù)據(jù)位稱為波特率如數(shù)據(jù)傳送的波特率為2400 波特 幀格式 10 位則每秒傳送字節(jié)為 120 個而字節(jié)中每一位傳送時間即為波特率的倒數(shù) T 12400 0416ms 根據(jù)數(shù)據(jù)傳送的波特率即字節(jié)中每一位的傳送時間我們便可用普通 IO 口 來模擬實現(xiàn)串行通信的時序本設(shè)計硬件 AT89C51 單片機通過普通 IO 口與 RS232 串口實現(xiàn) 232 與串口相連的結(jié)構(gòu)圖如圖 32 所示 圖 32 232 與串口相連的結(jié)構(gòu)圖 接口程序設(shè)計 軟件設(shè)計中 89C51 單片機的 P00 模擬串行通信的發(fā)送其接口程序主要由 OUTPUT 發(fā)送子程序組成通信速率 2400 bit s 幀 發(fā)送時先發(fā)送一個起始位低電平接著按低位在先的順序發(fā)送 8 位數(shù)據(jù)最后發(fā)送停止位其中軟件編寫要嚴(yán)格按照異步通信的時序進(jìn)行每 bit 位傳送時間間隔按通信速率2400 bit s 計算為 416μ s 該系統(tǒng)中 DSP 與主控計算機的數(shù)據(jù)通訊采用 RS232 標(biāo)準(zhǔn)驅(qū)動電路選用 232A 芯片 232A 功耗低集成度高片內(nèi)集成電荷泵只需外接 5V 電源具有兩個發(fā)送接收通道接口電路簡單可靠性好 RS232 通信原理 RS232接口單元是用軟件在 DSP上實現(xiàn)的可提供 110－ 115200波特低速通信接口 RS232 為低速率應(yīng)用提供通信接口可以與普通 PC 路由器連接系統(tǒng)原型中利用 5402 的 XFBIOINT0 和定時器實現(xiàn)一個最簡 RS232 接口支持從 110 到115200 各種波特率 DSP 通過 XF 管腳向 RS232 口發(fā)送串行數(shù)據(jù) 通過 BIO 管腳接收來自 RS232 口的串行數(shù)據(jù) BIO 與 INT0 相連可以避免頻繁檢測接收管腳的電平當(dāng)接收端出現(xiàn)第一個低電平認(rèn)為是接收字節(jié)的開始位每次判決電平位置在每個比特的中間位置可以最大限度的防止誤判的發(fā)生 RS232 接口的主要邏輯都是用5402匯編語言編寫的減少了硬件成本和系統(tǒng)體積發(fā)送時先將 8位原始數(shù)據(jù)加上 1位起始位和 2位停止位然后根據(jù)波特率設(shè)定時鐘間隔每次時鐘中斷發(fā)生時發(fā)送 1位數(shù)據(jù)直到包含這 8 位原始數(shù)據(jù)的 11 位數(shù)據(jù)全部發(fā)送完成 接收時由低電平觸發(fā) INT0中斷表示有新數(shù)據(jù)到來進(jìn)入 INT0中斷服務(wù)子程序為 防止誤判中斷子程序首先檢查接收到的第 1 位是否為開始位如果不是說明并未有新數(shù)據(jù)到來如果確是開始位則屏蔽 INT0 中斷根據(jù)波特率設(shè)置定時器開始數(shù)據(jù)接收每次接收時鐘中斷發(fā)生檢測 BIO 值并將檢測值依次移入接收寄存器最后去掉開始位和停止位將 8 位數(shù)據(jù)位存入接收緩存完成 1 個字節(jié)的接收 聲卡 聲卡可以成為一個優(yōu)秀的數(shù)據(jù)采集系統(tǒng) 它同時具有 AD 和 DA 轉(zhuǎn)換功能 不僅價格低廉 而且兼容性好性能穩(wěn)定靈活通用 驅(qū)動程序升級方便同時一般聲卡 16位的 AD轉(zhuǎn)換精度 比通常 12位 AD卡的精度高 對于許多工程測量和科學(xué)實驗來說都是足夠 高的 其價格卻比普通數(shù)據(jù)采集卡便宜得多本文就是利用普通聲卡作數(shù)據(jù)采集卡 AIC23B 結(jié)構(gòu)圖如圖 33 所示 圖 33 AIC23B 結(jié)構(gòu)圖 聲卡作為語音信號與計算機的通用接口 其主要功能就是將所獲取的模擬音頻信號轉(zhuǎn)換為數(shù)字信號 經(jīng)過音效芯片的處理 將該數(shù)字信號轉(zhuǎn)換為模擬信號輸出聲卡的基本工作流程為輸入時 麥克風(fēng)或線路輸人獲取的音頻信號通過 AD 轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號 送到計算機進(jìn)行播放錄音等各種處理輸出時 計算機通過總線將數(shù)字化的聲音信號以 PCM 脈沖編碼調(diào)制 方式送到 DA轉(zhuǎn)換器 變成模擬的音頻信號 進(jìn)而 通過功率放大器或線路輸出送到音箱等設(shè)備轉(zhuǎn)換為聲波 為了用聲卡采集數(shù)據(jù)必須先設(shè)定聲卡的主要技術(shù)參數(shù) 采樣頻率目前 普通聲卡的最高頻率為 441khz 一般采樣頻率分為 4 檔 根據(jù)采樣定理 采樣頻率應(yīng)為被測信號頻率的 2 倍以上 采樣位數(shù)將聲音從模擬信號轉(zhuǎn)化為數(shù)字信號的二進(jìn)制位數(shù)按位數(shù)分聲卡有 8 位聲卡 16 位聲卡位數(shù)越高 在定域內(nèi)能表示的聲波振幅的數(shù)目越多 記錄的音質(zhì)也就越高所以一般設(shè)定為 16 位 緩沖區(qū)一般聲卡使用的緩沖區(qū)為 8KB 字節(jié) 這是由于對 X86 系列處理器而言 在保護(hù)模式下 內(nèi)存以 8KB 為單 位被分成了很多頁 對內(nèi)存的任何訪問都是按頁進(jìn)行的 CPU保證在讀寫 8KB長度的內(nèi)存緩沖區(qū)時 速度足夠快 并且不會被其他外來事件打斷設(shè)置 8KB 字節(jié)或其整倍數(shù)大小的緩沖區(qū) 可以較好地保證聲卡與CPU 的協(xié)調(diào)工作在設(shè)定了聲卡的主要參數(shù)后 在利用聲卡的 DMA 方式進(jìn)行數(shù)據(jù)采集 在以計算機為中心的測試系統(tǒng)中模擬信號進(jìn)入計算機前要首先經(jīng)過數(shù)據(jù)采集卡 由數(shù)據(jù)采集卡的采樣器以等時間間隔進(jìn)行采樣則采樣時刻 0T2T 所取得的信號的瞬時值構(gòu)成了連續(xù)信號的離散時間序列而后再經(jīng) AD 轉(zhuǎn)換器在幅值上量化得到時間和幅值上都變?yōu)殡x散的數(shù)字信 號稱為采樣信號以聲卡作為語音信號采集工具的虛擬音頻信號分析系統(tǒng)主要完成對已進(jìn)行 DA 轉(zhuǎn)換后的數(shù)字信號 音頻信號發(fā)生器設(shè)計的算法 DDS 算法簡介 直接數(shù)字合成 DDS－ Direct Digital Synthesizer 是近幾年發(fā)展起來的一種新的頻率／波形合成技術(shù)該技術(shù)具有頻率分辨率高轉(zhuǎn)換速度快信號純度高相位可控輸出信號無電流脈沖疊加輸出可平穩(wěn)過渡且相位保持連續(xù)變化等優(yōu)點近年來在通訊雷達(dá) GSP 蜂窩基站圖像處理及 HDTV 等領(lǐng)域得到了廣泛應(yīng)用 該技術(shù)是根據(jù)奈奎斯特取樣定理從連續(xù)信號的相位Φ出發(fā)對一個正弦信 號進(jìn)行取樣量化編碼然后將形成的正弦函數(shù)表存入 ROM／ RAM 中合成時則通過改變相位累加器的頻率控制字來改變相位增量相位增量不同將導(dǎo)致一個周期內(nèi)取樣點數(shù)的不同因角頻率ω＝△φ△ｔ故可在取樣頻率不變的情況下通過改變相位累加器頻率控制字的方法將這種變化的相位／幅值量化為數(shù)字信號然后通過 D／ A 變換和低通濾波即可得到相位變化的合成模擬信號頻率 圖 41 DDS 的基本原理框圖 圖 41是 DDS的基本原理框圖它主要由四部分組成第一部分為相位累加器用于決定輸出信號頻率的范圍和精度第二部分為正弦函數(shù)功能表波形存儲器用于存儲經(jīng)量化和離散后的正弦函數(shù)的幅值第三部分為 D／ A 轉(zhuǎn)換可產(chǎn)生所需的模擬信號第四部分為低通濾波用來減少量化噪聲消除波形尖峰參考頻率源是一個高穩(wěn)定度的晶體振蕩器用以同步 DDS 中各部件的工作因此 DDS 輸出的合成信號的頻率穩(wěn)定度和晶體振蕩器是一樣的從原理上還可看出它是用高穩(wěn)定的固定時鐘頻率來對所要合成的信號進(jìn)行相位取樣的單位時間內(nèi)取樣量越大則合成的頻率越低取樣量的大小由可程控的頻率設(shè)定數(shù)據(jù)決定 步長計算查表 DDS 技術(shù)的核心是波表即波形存儲器本系統(tǒng)所產(chǎn)生的所有波形都有自己的波表正弦波的波表 SinTab 方波的波 表 Square Tab 三角波的波表 Triangle Tab鋸齒波的波表 Tooth Tab在系統(tǒng)運行過程中只需到各自的波表中按照一定的步長查表即可得到相應(yīng)的頻率波形 在系統(tǒng)界面根據(jù)需要輸入相應(yīng)的頻率 F 由系統(tǒng)換算成相應(yīng)步長即頻率控制字 step 再根據(jù)步長查表具體的計算公式為 其中 L 為波表的長度 fs 為聲卡的采樣率 44100Hz 就是我們所說的 44KHz 而后系統(tǒng)根據(jù)步長查表得到一組離散幅度值再由聲卡的 DALPF 濾波最終得到所需要的信號 在整個系統(tǒng)編程中為了得到連續(xù)不斷的波形采用了雙緩沖的方法即聲卡采集數(shù)據(jù)放入緩沖區(qū) 1 系統(tǒng)讀取數(shù)據(jù)進(jìn)行處理輸出同時聲卡繼續(xù)采集數(shù)據(jù)放入緩沖區(qū) 2代系統(tǒng)處理完緩沖區(qū) 1的數(shù)據(jù)后再處理緩沖區(qū) 2的數(shù)據(jù)這時緩沖區(qū) 1又可以存放聲卡采集的數(shù)據(jù)了整個過程就可以連續(xù)起來避免了數(shù)據(jù)的丟失 DDS 的特點 在相對帶寬頻率轉(zhuǎn)換時間高分辨力相位連續(xù)性正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平為系統(tǒng)提供了優(yōu)于模擬信號源的性能 1 能產(chǎn)生任意波形 2 分辨率高可以實現(xiàn) HzHz 甚至 Hz 的頻率步進(jìn)量 3 頻率信號寬所產(chǎn)生的信號頻率最低可達(dá) Hz可認(rèn)為 DDS的最低合成頻率接近零頻輸出頻率 最高可達(dá) 100MHz 以上 4 輸出頻率轉(zhuǎn)換速度快與鎖相系統(tǒng)不同因 DDS 是一個開環(huán)系統(tǒng)當(dāng)一個新的頻率數(shù)據(jù)送入時它就會迅速合成并輸出該頻率而且輸出的變化是一個平穩(wěn)的過程轉(zhuǎn)換時間可達(dá) s 級甚至 ns 級 5 由于 DDS 中幾乎所有部件都屬于數(shù)字電路易于集成功耗低體積