【文章內(nèi)容簡介】 為了實(shí)現(xiàn)不同月數(shù)對應(yīng)不同的日計(jì)數(shù)模數(shù)，必須產(chǎn)生對應(yīng) 的控制邏輯，我采用的是 00 控制選擇模 30,01 控制選擇模 31,10 或 11 控制選擇模 28，將上述轉(zhuǎn)換完的 二進(jìn) 制數(shù) 用數(shù)據(jù)選擇器來實(shí)現(xiàn)對應(yīng) 月輸出不同的 邏輯信號。 基本的思想 就是讓 1,3,5,7,8,10,12 月選擇 1 輸出，讓 4,6,9,11 月選擇輸出 0，即個位是 1,3,5,7,8,10,12 月選擇 1 輸出， 4,6,9,11 月選擇輸出0，高位的邏輯通過單獨(dú)對 2 月進(jìn)行比較，就可以 實(shí)現(xiàn)總共邏輯的控制，當(dāng)高位為 1，即 2 月的比較的結(jié)果是 1 是，無論低位的結(jié)果是多少，都是使能后面的模 28 計(jì)數(shù)器，當(dāng)高位的邏輯是 0，即月數(shù)不是 2 月，低位是 0 時，使能模 30 計(jì)數(shù)器，低位是 1 是，使能模 31 計(jì)數(shù)器。下面給出電路圖 20 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 4 使能信號的產(chǎn)生 上述已 經(jīng)論述過采用的是 00 控制選擇模 30,01 控制選擇模 31,10 或 11控制選擇模 28，并且邏輯控制信號由 3 可知已經(jīng)完全產(chǎn)生了，現(xiàn)在就是利用已經(jīng)產(chǎn)生的邏輯控制信號來產(chǎn)生選擇不同模計(jì)數(shù)器的使能信號， 這里采用74138 譯碼器實(shí)現(xiàn)，輸出的使能低電平能滿足設(shè)計(jì)的要求。具體的電路如下 21 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 5． 萬年歷顯示電路 其實(shí)它的顯示電路，其實(shí)和上面的 LED 動態(tài)的顯示電路的設(shè)計(jì)其實(shí)是一樣的，只不過這里涉及到 8 個 LED 管子的點(diǎn)亮，而上面是 6 位 LED 管子的點(diǎn)亮，本質(zhì)上其實(shí)都是一致的。 最后給出這個模塊的最終電路圖 開關(guān) 復(fù)用的邏輯控制 這個模塊設(shè)計(jì)的實(shí)現(xiàn)其實(shí)還是非常的重要的，因?yàn)閷?shí)驗(yàn)板上只能提供 822 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 個開關(guān)，主要實(shí)現(xiàn)上述的三大模塊的設(shè)計(jì)，將三大模塊融合在一起， 這就需要對開關(guān)進(jìn)行一定的邏輯控制，并且各個模塊之間要不能相互影響。當(dāng)然可以通過譯碼器進(jìn)行開關(guān)的編碼來實(shí)現(xiàn)在比較少的開關(guān)下實(shí)現(xiàn)比較多的功能，這里我采用簡單的邏輯控制就可以實(shí)現(xiàn)，下面給出具體的邏輯控制思想。 首先先將基本時鐘計(jì)數(shù)模塊控制和鬧鈴模塊的開關(guān)分配好，如下 K1是系統(tǒng)的使能開關(guān) K2是系統(tǒng)的清零開關(guān) K3是系統(tǒng)的校分開關(guān) K4是系統(tǒng)的校時開關(guān) K5是鬧鈴的校分開關(guān) K6是鬧鈴的校時開關(guān) K7是鬧鈴和正常時鐘計(jì)數(shù)界面的切換 K8是實(shí)現(xiàn)切換到 萬年歷界面 開關(guān)分配完畢后 相互之間只要進(jìn)行簡單的邏輯控制其實(shí)就可以實(shí)現(xiàn)相互之間的互不干擾，其實(shí)從分配開關(guān)的情況可以看出，本身開關(guān)之間就不存在互相重疊的情況。 開關(guān)的資源分配關(guān)系制成表格如下 開關(guān) 對應(yīng)功能 1K 系統(tǒng)的使能開關(guān) 2K 系統(tǒng)的清零開關(guān) 3K 系統(tǒng)的校分開關(guān) 4K 系統(tǒng)的校時開關(guān) 5K 鬧鈴的校分開關(guān) 6K 鬧鈴的校時開關(guān) 7K 鬧鈴和正常時鐘計(jì)數(shù)界面的切換 8K 實(shí)現(xiàn)切換到萬年歷界面 23 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 各子模塊 調(diào)試及聯(lián)調(diào) 設(shè)計(jì) 上面只是在原理上論述了各個子模塊的設(shè)計(jì)的所有細(xì)致的問題，所設(shè)計(jì)的電路是否正確還需要進(jìn)行仿真 和下載調(diào)試，下面就 一些重要 模塊進(jìn)行仿真下載調(diào)試。 各子模塊 下載調(diào)試 1 24 分頻測試 在進(jìn)行時鐘分頻的設(shè)計(jì)中， 48000000 次分頻是很難通過仿真波形看出來的，只能通過實(shí)際的系統(tǒng)的 LED 燈才能看出來，為此首先進(jìn)行 24 分頻的測試，仿真波形如下： 2 模 24 計(jì)數(shù)測試 基于各個計(jì)數(shù)的實(shí)現(xiàn)其實(shí)都是一致的，這里主要給出模 24 的仿真波形 3 BCD 轉(zhuǎn)換 Binary 測試 為測試轉(zhuǎn)換是否正確，進(jìn)行仿真，仿真波形如下，從下面可以看出， 12 仿真結(jié)果是非常正確的。 4 萬年歷模 12 仿真 由于萬年 歷的計(jì)數(shù)是從 1 開始的，而不像一般計(jì)數(shù)是從 0 開始的，下面僅給出月 12 的仿真波形 24 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 5 萬年歷仿真結(jié)果 下面通過仿真給出仿真萬年歷的所有的結(jié)果 由于仿真時間寬比較長，所以必須 一個月一個月的檢測，不然會像上圖所示，看不清楚。 首先看第一個月仿真波形 周 期 是 3 1顯 示 第 一 個 月 第 2 個月 2 月 只 有 2 8 天第 3 個月 25 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 3 月 有 3 1 天第 4 個月 4 月 有 3 0 天鑒于篇幅所限，這里就不把所有的月數(shù)進(jìn)行仿真說明的。 各子模塊聯(lián)調(diào)思想設(shè)計(jì) 各個子模塊調(diào)試下載測試完畢之后，就必須將各個子模塊聯(lián)調(diào)，因?yàn)橄到y(tǒng)是個集成系統(tǒng)，必須將各個子模塊集成在一起，這就設(shè)計(jì)到如何將各個子模塊綜合在一起，而且相互模塊之間并不相互影響。 基本的實(shí)現(xiàn)就是通過開關(guān)選擇 LED 管子到底顯示 那個模塊的信息，這其實(shí)可以通過數(shù)據(jù)選擇器來實(shí)現(xiàn)，在最后一級的輸出段碼數(shù)據(jù)處進(jìn)行 數(shù)據(jù)選擇，選擇的邏輯控制信號通過開關(guān)產(chǎn)生，這樣就可以實(shí)現(xiàn)將三個模塊集成在一個大的系統(tǒng)上。 系統(tǒng)總體 聯(lián)調(diào) 圖 26 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 4 系統(tǒng)設(shè)計(jì)及調(diào)試中的問題 本次系統(tǒng)的設(shè)計(jì)，規(guī)模比以前的都要大 ，如果是用真正的芯片搭成實(shí)際的硬件電路的話， 需要連的硬件線將會非常的多， 而本次系統(tǒng)的設(shè)計(jì)主要是通過軟件模擬器件，仿真，最終完成系統(tǒng)的設(shè)計(jì)，這里就體現(xiàn)了現(xiàn)代 EDA 技術(shù)的高超。在利用現(xiàn)有的高科技下，要懂得如何的利用它，才能很好的利用現(xiàn)有的資源，那就必須合理考慮 軟件的配置，必須對軟件有比較好的理解，在實(shí)驗(yàn)的過程中我也出了很多的問題。 1．在仿真時， 其中遇到的一個問題就是仿真選項(xiàng) TIMING 和 FUUCTIONAL 的區(qū)別，TIMING 選項(xiàng)表示的是仿真實(shí)際的器 件，而 FUNCTIONAL 這是功能仿真，它是仿真的理想情況， 是驗(yàn)證邏輯的正確與否。 實(shí)驗(yàn)中一開始出現(xiàn)了功能仿真時是正確的，但實(shí)際的時序仿真卻是不對的，經(jīng)過姜老師的細(xì)心指導(dǎo)，發(fā)現(xiàn)原來 TIMING 選項(xiàng)它所仿真的是實(shí)際的真正的芯片，而實(shí)際的芯片都有自己工作的最高頻率，極性頻率，所以是由于仿真脈沖周期太小，芯片的輸入脈沖頻率太大，導(dǎo)致其輸入的頻率大于該器件的極性工作頻率，導(dǎo)致仿真結(jié)果出錯。 2． 輸入的引腳不能和輸出的引腳相連， 還有兩個輸出引腳不能直接相連， 否則會報(bào)錯 ，這個看起來簡單，其實(shí)在 實(shí)際設(shè)計(jì)系統(tǒng)的時候，至少 免不了一開始會錯27 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 的。 3． 在設(shè)計(jì)的過程中，還有一個比較重要的問題，就是器件的使能端一定要連上對應(yīng)的邏輯，否則器件將不能工作。 4． 最后還有一個比較致命的問題，該問題非常的不容易發(fā)現(xiàn)，而且 這個問題如果不 注意 的話，那么系統(tǒng)肯定是設(shè)計(jì)不成功的。該問題就是文 件目錄的問題。乍一看，會不知這個問題到底是什么問題， 我做實(shí)驗(yàn)下載調(diào)試的時候，一開始是在D 盤進(jìn)行下載調(diào)試，然后出于不破壞現(xiàn)有程序的 緣由 上，將該工程文件拷到桌面進(jìn)行測試，即相當(dāng)于拷到了 C 盤進(jìn)行操作，但是問題從此就層出不窮，當(dāng)我對一個文件進(jìn)行重新修改編譯時，下載調(diào) 試，但是結(jié)果并沒有 改變，這使得我非常的煩躁，問題到底出在哪里，我實(shí)在是沒有辦法，又 再次找到了姜老師，當(dāng)姜老師再次不厭其煩的指導(dǎo)我是，她發(fā)現(xiàn)我所下載的文件和我的工程文件并不在同一個盤了，我的工程文件是放在 C 盤的，但是那個下載 .sof 文件還是我原來 D 盤的文件，它并沒有如我所想的換成 C 盤的，這表明 QuartusⅡ 軟件 并不會 自動 改變下載文件的目錄，如果改變工程文件的目錄，在下載的時候，就必須重新選擇 .sof 文件，這個才是真正自己修改的重新編譯的下載文件。 所以以后設(shè)計(jì)系統(tǒng)是一定要注意這個問題。 5 心得與 體會 本次系統(tǒng)的設(shè)計(jì)可以說是我所目前設(shè)計(jì)電路規(guī)模最大的，這次通過軟件設(shè)計(jì)大大提高速度與效率， 我切身感受到了 EDA 設(shè)計(jì)的過程，懂得了設(shè)計(jì)電路的一般的過程 ，深刻體會到了 設(shè)計(jì)電路的內(nèi)涵，在進(jìn)行電路設(shè)計(jì)的過程中，我也遇到了非常多的問題， 不過俗話說，遇到問題將問題解決，這樣對自己才能提高，自己的能力才能切實(shí)的提高， 通過姜老師的細(xì)心的指導(dǎo)，不厭其煩的教我，我真的學(xué)到了很多，感受了很多，體驗(yàn)了很多，升華了很多。 這次的系統(tǒng)設(shè)計(jì)使我對以前學(xué)過的數(shù)字電路的知識有了更深入的理解，對 芯片的種類和使用有了更廣泛的認(rèn)識，還有就是，這 次的系統(tǒng)設(shè)計(jì)對我以后的系統(tǒng)設(shè)計(jì)有一個前導(dǎo)性的作用，可以說這次的系統(tǒng)設(shè)計(jì)把我?guī)肓藬?shù)字電路設(shè)計(jì)的殿堂，第一次正規(guī)的體驗(yàn)到了現(xiàn)代數(shù)字電路設(shè)計(jì)的全過程，學(xué)會了 自頂而下的層次化設(shè)計(jì)方法， 這對以后設(shè)計(jì)系統(tǒng)是非常有利的，因?yàn)楝F(xiàn)代無論設(shè)計(jì)什么系統(tǒng)基本都是采用 這樣的設(shè)計(jì)方法，那就是先進(jìn)行總體系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)，再進(jìn)行各個子模28 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 塊的詳細(xì)設(shè)計(jì)。 這次系統(tǒng)設(shè)計(jì)一個最大的缺憾就是沒有使用 VHDL 語言來進(jìn)行系統(tǒng)的設(shè)計(jì)，我全部是通過搭建電路原理圖的方法來實(shí)現(xiàn)，其中搭建萬年歷的原理圖時，我還是想了一會才把基本的邏輯搞清楚的，設(shè)計(jì)的時候還不是很 輕松，但據(jù)我了解VHDL 比原理圖更加靈活，能夠設(shè)計(jì)更加復(fù)雜的系統(tǒng)， 如果用 VHDL 語言設(shè)計(jì)萬年歷的話，會相對而言簡單一些。 使用 VHDL 語言，熟練掌握 VHDL 語言的運(yùn)用技術(shù)，會對我一會設(shè)計(jì)復(fù)雜的系統(tǒng)有很大的幫助，所以我目前需要努力的方向就是認(rèn)認(rèn)真真的學(xué)好 VHDL 語言，掌握好基本的功能語法，為以后打下一個比較好的基礎(chǔ)。 回想這次的設(shè)計(jì)過程，萬年歷實(shí)際系統(tǒng)運(yùn)行時，現(xiàn)象出了一些問題，但仿真的結(jié)果都是非常的正確的，關(guān)于這方面的問題還 需以后繼續(xù)學(xué)習(xí) 積累 。 最后還要再次謝謝姜老師，我可以說在實(shí)驗(yàn)中煩姜老師次數(shù)最多的人了，其實(shí)我也挺不好意思的，但我實(shí)驗(yàn)中確實(shí)出了很多不明白的問題，耐心細(xì)致的姜老師，并沒有感到不耐煩，相反她認(rèn)真負(fù)責(zé)的態(tài) 度感動了我，使我遇到問題后并不畏懼，而是會感到慶幸，因?yàn)檫@是我提 高自己的又一次寶貴的機(jī)會，問題不可怕，關(guān)鍵在于自己要解決問題， 讓問題溜走才是最可怕的。 29 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 結(jié)論 該系統(tǒng)的設(shè)計(jì)很好的完成了基本的要求，該數(shù)字鐘具有 能進(jìn)行正常的時、分、秒計(jì)時功能 ， 分別由六個數(shù)碼管顯示時分秒的計(jì)時 ，系統(tǒng)就有保持，清零，校分，校時，整點(diǎn)報(bào)時，任意時間設(shè)置鬧鈴， 萬年歷功能，所有的功能全部實(shí)現(xiàn)， 在比較短的時間內(nèi) 實(shí)現(xiàn)了比較多的功能，體現(xiàn)了現(xiàn)代 EDA 設(shè)計(jì) 效率高的特點(diǎn)，利于電子電路工程人員的電路設(shè)計(jì)。 致謝 這次的系統(tǒng)設(shè)計(jì)，姜萍姜老師的認(rèn)真指導(dǎo)是非常重要的，可以說沒有姜老師細(xì)心的指導(dǎo)，就沒有我的系統(tǒng)的成功調(diào)試，實(shí)驗(yàn)中遇到了很多問題，姜老師憑借她多年的經(jīng)驗(yàn)，深厚的學(xué)術(shù)造詣，不厭其煩的幫我解決所有的問題， 我當(dāng)時真的被她所感動，簡單來說，姜老師人真是太好了，和藹可親，能夠被她指導(dǎo)， 真是我的幸運(yùn)。 最終在姜老師的指導(dǎo)下，也通過我自己的努力，最后的系統(tǒng)終于完成了，雖然系統(tǒng)相對于那些復(fù)雜的系統(tǒng)來說，算是比較簡單的，但這是我第一次 比較正規(guī)的設(shè)計(jì)系統(tǒng)，還算是比較有一定成就感吧，其實(shí)在最后臨走實(shí)驗(yàn)室的時候，我清楚的記得姜老師對我說過，以后設(shè)計(jì)系統(tǒng)時需要考慮器件的工作頻率，每個器件都有其自身工作的最高頻率，還有就是學(xué)會用 VHDL 語言來進(jìn)行電路的設(shè)計(jì)，這兩點(diǎn)我會一直銘記在心，最后再次感謝姜老師的諄諄教誨。 參考文獻(xiàn) [1] 數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì) 蔣立平主編 姜萍 譚雪琴 花漢兵 編 電子工業(yè)出版社 2020 30 / 34 EDA 設(shè)計(jì)論文 蔣小龍 0716150124 項(xiàng) 目 經(jīng) 理項(xiàng) 目 副 經(jīng) 理 項(xiàng) 目 總 工 質(zhì) 安 總 監(jiān)工程管理部物資管理部技術(shù)管理部檢測試驗(yàn)室質(zhì)安管理部監(jiān) 督 工 程 管 理部 、 物 資 管 理部 、 檢 測 試 驗(yàn) 室現(xiàn) 場 質(zhì) 檢 員 、 施 工 員施 工 班 組 3N7N承 承 承 承 承 承 承承 承3S7S承 承 承 承 承 承承 承 承3N7N承 承 承 承 承 承 承承 承 承 承3S7S承 承 承 承 承 承承 承 承 承 承3N7N承 承 承 承 承 承 承承 承3S7S承 承 承 承 承 承承 承 承3N7N承 承 承 承 承 承 3S7S承 承 承 承 承 承3N7N承 承 承 承 承 承 承承 承 承 承3S7S承 承 承 承 承 承承 承 承 承 承3N7N承 承 承 承 承 承 承承 承 承3S7S承 承 承 承 承 承承 承 承 承3N7N承 3S7S承 承 承承 承 承3N7N承 承 承 承 承 承 3S7S承 承 承 承 承 承