【文章內容簡介】 0。 RBTR8=0，請求者控制 EMIF，直到出現一個高優(yōu)先級的要求。 SSCRT=0， SSCLK 在 CPU 時鐘頻率的 1/2 下運行。 CLK2EN=1， CLKOUT2啟用時鐘。 CLK1EN=1， CLKOUT1 啟用始終。 SSCEN=1， SSCLK 啟用時鐘。 SDCEN=1，SDCLK 啟用時鐘。 NOHOLD=0， NOHOLD 被禁用，在盡早的時間內保持請求通過 HOLD輸入承認 HOLDA 輸出。 HOLDA=1， HOLDA 輸出為高電平，外部設備沒有自己的 EMIF。HOLD=1， HOLD 輸出是高電平，沒有外部請求掛起。 ARDY=1， ARDY 輸入是高電平，外部設備已準備就緒。 Reserved=0，保留位的位置總是讀為 0,任意值寫入到這個領域沒有任何 效果。 （ 2） CECTL1 寄存器配置 *(unsigned volatile int *)EMIF_CE1 = 0xffffff03。 對 CE1 輸入 0xffffff03，對應的二進制為 11111111111111111111111100000011。所以RDHLD=11，讀取舉行帶寬，時鐘周期數地址和字節(jié)選通讀選通脈沖上升后舉行。Reserved=00，保留位的位置總是讀為 0,任意值寫入到這個領域沒有任何效果。MTYPE=000，對應的 CE 空間的內存類型，為 8 位寬的異步接口。 RDSTRB=111111，讀 １５ 艾書鵬 《 基于 TI C6713 DSP 的語音信號濾波去噪 使用 nuttallwin 法設計的 FIR濾波器 》 第 １５ 頁 共 31 取選通脈沖寬度，讀選通脈沖的寬度是時鐘周期。 RDSETUP=1111，讀取設置寬度，設置時間的時鐘周期數的地址，芯片使能和字節(jié)使前讀選通瀑布。對于異步讀訪問，這也是 AOE之前下降了安裝時間。 WRHLD=11，寫入保持帶寬。 WRSTRB=111111，寫選通脈沖寬度，在時鐘周期的寫選通脈沖的寬度。 WRSETUP=1111，寫入設置帶寬 。 （ 3） SDCTL 寄存器配置 *(unsigned volatile int *)EMIF_SDCTRL = 0x57115000。 /* EMIF SDRAM control */ 對 SDCTL 輸入 0x57115000，對應的二進制為 1010111000100010101000000000000。Reserved=000000000000， 保留位的位置總是讀為 0,任意值寫入到這個領域沒有任何效果。TRC=0101，在 EMIF 時鐘周期里指定 SDRAM 中 TRC 的值。 TRP=0001，在 EMIF 時鐘周期里指定 SDRAM 中 TRC 的值。 TRCD=0001，在 EMIF 時鐘周期里指定 SDRAM 中 TRCD的值。 INIT=1，在每個 CE 空間配置為 SDRAM 初始化 SDRAM， CPU 應該在設置 INIT =1之前初始化所有的 CE 空間控制寄存器。 RFEN=1， SDRAM 刷新啟用。 SDWID=1，使用 8位地址引腳。 （ 4） SECTL0 寄存器配置 *(unsigned volatile int *)EMIF_CE0 = 0x30。 /* EMIF CE0 control */ 輸入到 CE0 的值為 0x30 對應的二進制為 00110000。 RDHLD=00， 讀取舉行帶寬，時鐘周期數地址和字節(jié)選通讀選通脈沖上升后舉行。 Reserved=00，保留位的位置總是讀為0,任 意值寫入到這個領域沒有任何效果。 MTYPE=011，對應的 CE 空間的內存類型，為 32位 SDRAM。 １６ 艾書鵬 《 基于 TI C6713 DSP 的語音信號濾波去噪 使用 nuttallwin 法設計的 FIR濾波器 》 第 １６ 頁 共 31 （ 5） SECTL2 寄存器配置 *(unsigned volatile int *)EMIF_CE2 = 0x30。 /* EMIF CE2 control */ 輸入到 CE2 的值為 0x30 對應的二進制為 00110000。 RDHLD=00， 讀取舉行帶寬，時鐘周期數地址和字節(jié)選通讀選通脈沖上升后舉行。 Reserved=00，保留位的位置總是讀為0,任意值寫入到這個領域沒有任何效果 。 MTYPE=011，對應的 CE 空間的內存類型，為 32位 SDRAM。 （ 6） SDTIM 寄存器配置 *(unsigned volatile int *)EMIF_SDRP = 0x578。 /* EMIF SDRM refresh period */ 輸入到 SDRP 里 面 的 數 值 為 0x578d 對應的二進制為 010101111000 ，則PERIOD=010101111000， EMID 時鐘周期的刷新周期。 CNTR=000000000000，刷新計數器的當前值。 Reserved=00000000， 保留位的位置總是讀為 0,任意值寫入到這個領域沒有任何效果 。 *(unsigned volatile int *)EMIF_SDEXT = 0x54529。 /* EMIF SDRM extension */ EMIF_SDEXT = 0x54529。 是 SDRAM 的擴展。 AIC23 配置說明 １７ 艾書鵬 《 基于 TI C6713 DSP 的語音信號濾波去噪 使用 nuttallwin 法設計的 FIR濾波器 》 第 １７ 頁 共 31 在 SPI 模式下， SDIN 承載串行數據， SCLK 為串行時鐘， CS 將數據字鎖 到 TLV320AIC23。該接口是與帶有 SPI 接口的 DSP 和 微型控制器兼容的。 控制字由 16 字節(jié)組成，先從 MSB 開始傳輸。 SCLK 的上升沿鎖存數據位。在 CS 16 個時鐘后產生上升沿，鎖存控制字到 AIC。 控制字被分成兩個部分：第一部分是地址域，第二部分是在數據域。 //AIC23_CLK 控制 MSK 的第三位，當參數 flag 為 0 時，將 cpld_ctrl_back 的第三位置 0，否則置為 1 void AIC23_CLK(unsigned int flag) { if(flag == 0) cpld_ctrl_back amp。= ~B3_MSK。 else cpld_ctrl_back |= B3_MSK。 E300_CPLD_CTRL = cpld_ctrl_back。 } //AIC23_CS 控制 MSK 的第四位，當參數 flag 為 0 時，將 cpld_ctrl_back 的第四位置 0，否則置為 1 void AIC23_CS(unsigned int flag) { if(flag == 0) cpld_ctrl_back amp。= ~B4_MSK。 else cpld_ctrl_back |= B4_MSK。 E300_CPLD_CTRL = cpld_ctrl_back。 } //AIC23_DIN 控制 MSK 的第二位，當參數 flag 為 0 時，將 cpld_ctrl_back 的第二位置 0，否則置為 1 １８ 艾書鵬 《 基于 TI C6713 DSP 的語音信號濾波去噪 使用 nuttallwin 法設計的 FIR濾波器 》 第 １８ 頁 共 31 void AIC23_DIN(unsigned int flag) { if(flag == 0) cpld_ctrl_back amp。= ~B2_MSK。 else cpld_ctrl_back |= B2_MSK。 E300_CPLD_CTRL = cpld_ctrl_back。 } void send_aic23_ctrl_reg(unsigned int reg_dat) { //unsigned int ii,jj。 unsigned int flag=0x8000。 //AIC23_CS(0)。 AIC23_CLK(0)。 AIC23_CS(0)。 for(flag=0x8000。flag!=0。flag=1) //16 進制一位一位取數 { AIC23_DIN(reg_dat amp。 flag)。 delay20nop()。 AIC23_CLK(1)。 //上升沿時工作 delay20nop()。 AIC23_CLK(0)。 //上升沿時 工作 //delay20nop()。 //AIC23_CLK(0)。 } delay20nop()。 AIC23_CS(1)。 AIC23_CLK(1)。 } void initial_aic23(void) { reset_aic23()。 １９ 艾書鵬 《 基于 TI C6713 DSP 的語音信號濾波去噪 使用 nuttallwin 法設計的 FIR濾波器 》 第 １９ 頁 共 31 //send_aic23_ctrl_reg(0x0117)。 //REG0 左線輸入通道卷控制 send_aic23_ctrl_reg(0x0110)。 //REG0 左線 輸入通道卷控制 asm( nop )。 //Address (bits 159) 0000000 //LRS (bits 8) 1 左 /右線同步卷 /靜音更新使能 //LIM (bits 7) 0 左線輸入靜音 0=正常 //XX (bits 65) 00 保存 //LIV[4:0] (bits 40) 10111 左線輸入卷控制 (10111 = 0 dB default) //0000 0001 0001 0111 //send_aic23_ctrl_reg(0x0317)。 //REG1 右線輸入通道卷控制 send_aic23_ctrl_reg(0x0310)。 //REG1 右線輸入通道卷控制 asm( nop )。 //Address (bits 159) 0000001 //地址 159 位設置 //RRS (bits 8) 1 左右線同步卷 /靜音更新使能 //RIM (bits 7) 0 左線輸入靜音 0=正常 //XX (bits 65) 00 保存 //RIV[4:0] (bits 40) 10111 左線輸入卷控制 (10111 = 0 dB default) //0000 0011 0001