【文章內(nèi)容簡介】 0705F 16 非 EALLOW 保護(hù) 保留 0x007060~0x00706F 16 外部中斷寄存器 0x007070~0x00707F 16 非 EALLOW 保護(hù) 保留 0x007080~0x0070BF 64 GPIO 多路選擇寄存器 0x0070C0~0x0070DF 32 EALLOW 保護(hù) GPIO 數(shù)據(jù)寄存器 0x0070E0~0x0070FF 32 非 EALLOW 保護(hù) ADC 寄存器 0x007100~0x00711F 32 非 EALLOW 保護(hù) 保留 0x007120~0x0073FF 736 EVA寄存器 0x007400~0x00743F 64 非 EALLOW 保護(hù) 保留 0x007440~0x0074FF 192 EVB 寄存器 0x007500~0x00753F 64 非 EALLOW 保護(hù) 保留 0x007540~0x00774F 528 SCIB 寄存器 0x007750~0x00775F 16 非 EALLOW 保護(hù) 保留 0x007760~0x0077FF 160 McBSP 寄存器 0x007800~0x00783F 64 非 EALLOW 保護(hù) 保留 0x007840~0x007FFF 1984 8 TMS320F2812的中斷系統(tǒng)原理 中斷是由軟件或硬件驅(qū)動的信號，該信號可以使 C28x 暫停目前執(zhí)行的主程序，轉(zhuǎn)而去執(zhí)行一個中斷服務(wù)子程序。中斷申請通常由外圍設(shè)備和硬件產(chǎn)生，以向 C28x 傳送數(shù)據(jù)或從 C28x 接收數(shù)據(jù)，如 A/D 和 D/A 轉(zhuǎn)換器或其它處理器。中斷也可用作標(biāo)識特殊事件已經(jīng)發(fā)生的信號，如一個定時器已停止計數(shù)。 F2812 的中斷可由硬件 (中斷引腳、外部設(shè)備、片內(nèi)外設(shè) )或軟件 (INTR、 IFR 指令或TRAP 指令 )觸發(fā)。由于 F2812 的中斷源多、中斷機(jī)制復(fù)雜 ,在實(shí)際的應(yīng)用過程中如果中斷處理不好 ,中斷程序的運(yùn)行會產(chǎn)生 混亂 ,而使得系統(tǒng)崩潰。本文結(jié)合應(yīng)用實(shí)踐 ,詳細(xì)分析了 F2812 的中斷系統(tǒng)和中斷處理過程 . 圖 24 C28x 的中斷源和復(fù)用情況 圖 24列出了 C28x的中斷源和復(fù)用情況，其中 RESET和 NMI是非屏蔽中斷； XINT1和 XINT2 為外部中斷；定時器 1 和定時器 2 預(yù)留給操作系統(tǒng)使用，其中斷分配給 INT13和 INT14；也可以選擇 NMI 中斷同定時器 1 復(fù)用 INT13，其余 12 個可屏蔽中斷直接連接在外設(shè)中斷擴(kuò)展模塊 PIE 上，以供外部中斷和 DSP 的外設(shè)使用。 9 C28x 系列 DSP 集成了豐富的片上外設(shè)，每個外設(shè)都會產(chǎn)生一個 或多個外設(shè)級中斷，為了支持這些中斷， CPU 除了支持 16 個 CPU 級的中斷外，還使用中斷擴(kuò)展控制器來對外設(shè)中斷進(jìn)行仲裁。 MCBSP 接口介紹 MCBSP 的特性： MCBSP 是建立在 TMS320C2X ,C20X, C5X 以及 C54X 設(shè)備上的標(biāo)準(zhǔn)串行口。MCBSP 有以下特性： （ 1）全雙工通信方式。 （ 2）雙倍緩沖的傳送和三倍緩沖的接收，并適用于連續(xù)的數(shù)據(jù)流。 （ 3）對接收和傳送采用獨(dú)立的時鐘和幀。 （ 4） 128 個通道用于傳送和接收。 （ 5）多通道選擇模塊允許和中止每一個通道的傳輸。 （ 6）用兩個 16 級、 32 位的 FIFO 代替 DMA（直接存儲器存?。?。 （ 7）支持 ABIS 模式。 （ 8）接口可直接連接于工業(yè)標(biāo)準(zhǔn)的多媒體數(shù)字信號編解碼器、模擬接口芯片以及其他串行連接的 A/D 和 D/A 轉(zhuǎn)換器。 （ 9）可產(chǎn)生外部時鐘信號和幀的同步信號。 （ 10）采樣率產(chǎn)生器可對內(nèi)部采樣和幀的同步信號控制進(jìn)行編程。 （ 11）內(nèi)部時鐘和幀的產(chǎn)生可編程。 （ 12） 幀同步和數(shù)字鐘的極性可編程。 （ 13） 支持 SPI 設(shè)備。 （ 14） 支持部分 TI/EI。 （ 15）多種數(shù)據(jù)位的大小可選擇： 1 1 24 和 32 位。 （ 16）選擇首先發(fā) 送 /接收高八位或者低八位。 10 圖 26 MCBSP 內(nèi)部功能框圖 C28X 的 MCBSP 模塊從屬于 TI 系列的 MCBSP。雖然它支持絕大部分 MCBSP 的應(yīng)用，但也有一些實(shí)現(xiàn)上的限制：不支持 CLKS； CLKR/CLKX 引腳作為外部移位時鐘。 表 28 MCBSP 信號總結(jié) 信號名稱 類型 復(fù)位狀態(tài) 說明 外部信號 外部信號名稱 CLKX I/O/Z 輸出 發(fā)送時鐘 CLKR I/O/Z 輸出 接收時鐘 DR I 輸出 接收串行數(shù)據(jù) DX O/Z 高阻 發(fā)送串行數(shù)據(jù) FSR I/O/Z 輸出 接收幀同步 FSX I/O/Z 輸出 發(fā)送幀同步 CPU 中斷信號 CPU 或 FIFO 接收中斷 MRINT CPU 或 FIFO 發(fā)送中斷 MXINR 11 FIFO 事件 REVT FIFO 接收同步事件 XVET FIFO 發(fā)送同步事件 注： I=輸入， O=輸出， Z=高阻 MCBSP 包括數(shù)據(jù)流路徑和控制數(shù)據(jù)，它們通過 7 條線連接到外部設(shè)備。 MCBSP與其接口設(shè)備進(jìn)行數(shù)據(jù)通信時，通過傳輸引腳（ DX）來發(fā)送，通過接收引腳（ DR）來接收。時鐘形式和幀同步的控制信息通過以下引腳來傳遞： CLKX（發(fā)送時鐘）、 CLKR（接收時鐘）、 FSX（發(fā)送時鐘）、 FSR（接收幀同步） TLV320A23 TLV320AIC23芯片簡介 TLV320AIC23 是 TI公司推出的一款高性 能立體聲音頻編解碼器，內(nèi)置耳機(jī)輸出放大器，支持 mic 和 line in 二選 一 的輸入方式。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。TLV320AIC23 的模／數(shù)轉(zhuǎn)換器 (ADC)和數(shù) ／模轉(zhuǎn)換器 (DAC)集成在芯片內(nèi)部．采用先進(jìn)的 Σ△ 過采樣技術(shù)．可以在 8kHz 至 96kHz 的采樣率下提供 16bit、 20bit、 24bit 和 32bit的采樣數(shù)據(jù)。 ADC 和 DAC 的輸出信噪比分別可達(dá) 90dB 和 100dB。同時。 TLV320AIC23還具有很低的功耗 (回放模式為 23mW。節(jié)電模式為 15μw)。上述優(yōu)點(diǎn)使得 TLV320AIC23成為一款非常理想的音頻編解碼器，與 TI 的 DSP 系列相配合更是相得益彰。 （ 1） TLV320AIC23 詳細(xì)指標(biāo)：高品質(zhì)的立體聲多媒體數(shù)字語音編解碼器 ， 在ADC 采用 48KHZ 采樣率時噪音 90DB， 在 DAC 采用 48KHZ 采樣率時噪音 100DB， 核心數(shù)字電壓：兼容 TIF28X DSP 內(nèi)核電壓 ， 緩沖器和模擬：兼容 TI28X DSP 內(nèi)核電壓 ， 支持 8KHZ96KHZ 的采樣頻率 ， 軟件控制通過 TIMCBSP接口 ， 音頻數(shù)據(jù)輸入輸出通過 TIMCBSP 接口 。 （ 2） TLV320AIC23 的管腳介紹 ： 芯片 TLV320AIC23 一共有 28 個管腳。 表 29 管腳的名稱與功能在下表 ： 引腳 功能 AGND 模擬地 AVDD 模擬電源供應(yīng)輸入。電壓水平是額定 BCLK I2S 串行位時鐘。在音頻主模式， AIC23 產(chǎn)生信號并將其發(fā)送給 DSP 芯 12 片。在音頻從模式，該信號有 DSP 芯片產(chǎn)生。 BVDD 緩沖器供應(yīng)輸入。電壓范圍從 ～ CLKOUT 時鐘輸出。這是 XTI 輸入的緩沖版，可使用為 XTI 頻率的 1 倍或 1/2 倍，在采速率控制寄存器的第 7 位控制頻率的選擇。 CS 控制輸入端口 鎖存 /地址選擇。對于 SPI 控制模式，該輸入作為數(shù)據(jù)鎖存控制。對于兩線控制模式，該輸入定義了器件地址位的第 7 位 DIN 對于 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸入 DGND 數(shù)字地 DOUT 從 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸出 DVDD 數(shù)字電源輸入。電壓范圍從 ～ HPGND 模擬揚(yáng)聲器放大器接地 HPVDD 模擬揚(yáng)聲器放大器電源。電源輸入范圍正常是 LHPOUT 左部立體聲混頻放揚(yáng)聲器輸出，額定 0DB 輸入水平是 1V（ 方均根值），在 1DB 階段提供 73～ 6DB 的增益 LLINEIN 左立體聲線輸入頻道。額定 0dB輸入水平是 1V，在 階段提供從~12DB 的增益 LOUT 左立體聲混音頻道線輸出，額定輸出水平是 1V LRCIN I2S DAC 字時鐘信號。在音頻主模式， AIC23 產(chǎn)生幀信號，并將其發(fā)送到 DSP 芯片。在音頻從模式，該信號與 DSP 芯片產(chǎn)生 LRCOUT I2S ADC 字時鐘信號在音頻主模式， AIC23 產(chǎn)生幀信號，并將其發(fā)送到DSP 芯片。在音頻從模式，該信號與 DSP 芯片產(chǎn)生。 MICBIAS 對駐極體傳聲器偏差調(diào)整緩沖的低噪聲電壓。電壓水平是額定 AVDD 的3/4 MICIN 對使用駐極體傳聲器偏差調(diào)整緩沖的放大器的輸入。如果沒有外部阻抗，默認(rèn)的增益是 5 MODE 串行接口模式。 0 為 I^2C 模式 1 為 SPI 模式 NC 空腳 RLINEIN 右立體聲線輸入頻道。額定 0dB輸入水平是 1V，在 階段提供從~12DB 的增益 SCLK 控制口串行數(shù)據(jù)時鐘對于 SPI 和兩線控制模式，這是串行時鐘輸入 SDIN 控制口串行數(shù)據(jù)輸入。對 SPI 和兩線控制模式，這是串行數(shù)據(jù)輸入，也用作復(fù) 位后的控制協(xié)議選擇 13 VMID 解耦電壓輸入。為進(jìn)行噪聲濾波， 10uF、 的電容應(yīng)并行連接到這一引腳 XTI/MCLK XTO 晶振或者外部時鐘的輸入。用作 AIC23 內(nèi)部時鐘的導(dǎo)出 晶振輸出端，連接外部晶體。若 XTI 連接外部時鐘源，則此腳不用 （ 3） 芯片 TLV320AIC23 的功能結(jié) 構(gòu) 芯片 TLV320AIC23 有一個大多數(shù)音頻解碼器所不具有的模擬旁路設(shè)置，它能夠?qū)⒛M信號直接送出去回放，而不經(jīng)過 A/D 轉(zhuǎn)換，這對于系統(tǒng)調(diào)試非常有用。實(shí)際最終的音頻輸出時模擬音頻、經(jīng) D/A 轉(zhuǎn)換的音頻和傳聲 器輸入 3 個的疊加，當(dāng)然也可以通過軟件編程實(shí)現(xiàn)對音頻輸出的控制。為了使音頻解碼器能夠正常工作并產(chǎn)生預(yù)期的音頻效果，必須對相應(yīng)的寄存器配置。 TLV320AIC23芯片 的使用 該芯片的典型應(yīng)用是應(yīng)用在音頻模塊中。它是使用 DSP 芯片的 MCBSP0 通道向AIC23 發(fā)送控制信息，采用 SPI 方式。 DSP 芯片引腳 TX1 發(fā)送數(shù)據(jù)， FSX1 作片選連接 AIC23 的 CS，而 CLKX1 作為時鐘信號連接 SCLK。 利用 DSP 芯片的 MCBSP1 通道作為雙向數(shù)據(jù)傳輸通道，模擬語音信號經(jīng)過音頻解碼器 AIC23 的處理以數(shù)字信號的 形式輸出，并由 MCBSP1 傳送至 DSP 芯片。相反， DSP 芯片的數(shù)字信號可經(jīng)過 MCBSP1 傳送至 AIC23 芯片，經(jīng)過數(shù)模轉(zhuǎn)換以語音信號的形式輸出。 音頻處理模塊的主要功能有： （ 1） 完成音頻信號的初步處理，并與 DSP 芯片進(jìn)行數(shù)據(jù)通信。 （ 2） 完成線輸入、傳聲器 輸入。 （ 3） 完成線輸出、傳聲器輸出。 14 第三章 系統(tǒng)硬件設(shè)計 硬件設(shè)計總體介紹 數(shù)據(jù)輸入 模擬輸入 電源模塊 數(shù)據(jù)輸出 存儲電路 模擬輸 出 時鐘信號 同步信號 圖 31 語音濾波總體框圖 系統(tǒng)原理圖 TLV320AIC23 TMS320F2812 電源模塊 存儲電路 時鐘電路 15 信號輸入 /輸出模塊設(shè)計 信號的輸入 /輸出模塊由 TLV320AIC23 組成。 AIC23 是通過 TMS320F2812 的 mcbsp接口來控制和傳輸音頻數(shù)據(jù)的。 語音信號的輸入： AIC23 通過其中的 AD 轉(zhuǎn)換