cht111-2-2-第一個fpga工程(編輯修改稿)
2025-03-13 14:23 本頁面
【文章內(nèi)容簡介】 ity 器件選擇、 EP2C8Q208C8， Next 計算中心 上海大學 Shanghai University EDA輔助工具， Next（不需要） 計算中心 上海大學 Shanghai University 工程信息總結(jié)， Finish 計算中心 上海大學 Shanghai University 工程主界面 程序功能 —— 計算中心 上海大學 Shanghai University 建立源程序、 File/New 計算中心 上海大學 Shanghai University 選擇文件類型、 Verilog HDL File 計算中心 上海大學 Shanghai University 文件另存為、 File/Save As、 計算中心 上海大學 Shanghai University 輸入程序代碼 ? module MyFirst ( KEYB, RSTB, LEDB )。 ? input [4:0] KEYB。 ? input RSTB。 ? output [3:0] LEDB。 ? ? reg [3:0] LEDB。 ? ? always (*)
教學課件相關(guān)推薦
鄂ICP備17016276號-1