第4講__nios_ii_外圍設備__標準系統(tǒng)搭建(編輯修改稿)
2025-03-12 02:08 本頁面
【文章內(nèi)容簡介】 預充電命令。 SDRAM控制器內(nèi)核 ? SDRAM應用 SDRAM控制器128Mbits16Mbytes32位 數(shù)據(jù)寬度SDR AM器 件Altera FPGAAvalon從機接口到片內(nèi)邏輯addrCtlnCSData(32bit)一個帶 32位數(shù)據(jù)總線的 128Mbit SDRAM芯片 SDRAM控制器內(nèi)核 ? SDRAM應用 兩個帶 16位數(shù)據(jù)總線的 64Mbit SDRAM芯片 SDRAM控制器64Mbits8Mbytes16位 數(shù)據(jù)寬度SDR AM器 件Altera FPGAAvalon從機接口到片內(nèi)邏輯addrCtlnCSData(32bit)64Mbits8Mbytes16位 數(shù)據(jù)寬度SDR AM器 件16bit16bit SDRAM控制器內(nèi)核 ? SDRAM應用 兩個帶 32位數(shù)據(jù)總線的 128Mbit SDRAM芯片 SDRAM控制器128Mbits16Mbytes32位 數(shù)據(jù)寬度SDR AM器 件Altera FPGAAvalon從機接口到片內(nèi)邏輯addrCtlnCS[0]Data(32bit)128Mbits16Mbytes32位 數(shù)據(jù)寬度SDR AM器 件32bit32bitnCS[1] SDRAM控制器內(nèi)核 ? 添加外部 sdram ? 通常的系統(tǒng)都需要用戶指定一個空間，這個是指 ram可以使 片 上的，也可以使片 外的 sdram或 sram等。如果用戶程序較大，超出了所能定制的最大 片 上 ram容 量，則也可以將程序放在 sdram中運行 SDRAM控制器內(nèi)核 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實驗 ram/rom片上存儲 ? 使用 FPGA內(nèi)部 RAM資源，可以構(gòu)成 RAM或ROM，速度快，特別在調(diào)試時因為很少受外部連線等因素的限制很有用。組件欄中選擇Legacy ComponentsOnChip Memory打開界面，如圖 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實驗 EPCS控制器內(nèi)核 ? EPCS控制器內(nèi)核綜述 Altera EPCS 串行配置器件 (EPCS1和 EPCS4)，它可用于存儲程序代碼、非易失性程序數(shù)據(jù)和 FPGA配置數(shù)據(jù)。 帶 Avalon接口的 EPCS設備控制器內(nèi)核（ “EPCS控制器 ”）允許 NiosII系統(tǒng)訪問 Altera EPCS串行配置器件。 Altera提供集成到 NiosII硬件抽象層 (HAL)系統(tǒng)庫的驅(qū)動程序，允許用戶使用HAL應用程序接口 (API)來讀取和編寫 EPCS器件。 EPCS控制器內(nèi)核 ? EPCS控制器內(nèi)核綜述 EPCS控制器可用于： – 在 EPCS器件中存儲程序代碼 。 – 存儲非易失性數(shù)據(jù) 。 – 管理 FPGA配置數(shù)據(jù) 。 EPCS控制器內(nèi)核 ? EPCS控制器內(nèi)核綜述 EPCS控制器結(jié)構(gòu)框圖 BootLoader ROM EPCS控制器 配置存 儲空間 通用存 儲空間 EPCS配置器件 Avalon 總線 NiosII CPU 片內(nèi)外設 Altera FPGA 存儲 FPGA配置數(shù)據(jù) 剩余空間可用于存儲用戶非易失性數(shù)據(jù)。 1KB的片內(nèi)存儲器 EPCS控制器內(nèi)核 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實驗 定時器內(nèi)核 ? 定時器內(nèi)核綜述 定時器是掛載在 Avanlon總線上的 32位定時器，特性如下： – 兩種計數(shù)模式 ： 單次減 1和連續(xù)減 1計數(shù)模式 – 定時器到達 0時產(chǎn)生中斷請求 (IRQ)； – 可選擇設定為看門狗定時器 ， 計算到達 0時復位系統(tǒng) ； – 可選擇輸出周期性脈沖 ， 在定時器計算到達 0時輸出脈沖 ； – 可由軟件啟動 、 停止或復位定時器 ； – 可由軟件使能或屏蔽定時器中斷 。 定時器內(nèi)核 ? 定時器內(nèi)核綜述 EPCS控制器結(jié)構(gòu)框圖 Status Control Periodh Periodl Snaph Snapl 控制 邏輯 計數(shù)器 寄存器文件 Timeout pulse IRQ Reset 數(shù)據(jù)總線 地址總線 （看門狗） Avanlon 總線從機 接口到內(nèi) 核邏輯 定時器內(nèi)核 ? 定時器內(nèi)核綜述 定時器可進行的基本操作如下所述： – Avalon主控制器通過對控制寄存器執(zhí)行不同的寫操作來控制 ： ? 啟動和停止定時器 ? 使能 /禁能 IRQ ? 指定單次減 1計數(shù)或連續(xù)減 1計數(shù)模式 – 處理器讀狀態(tài)寄存器獲取當前定時器的運行信息 。 – 處理器可通過寫數(shù)據(jù)到 periodl和 periodh寄存器來設定定時器周期 。
教學課件相關(guān)推薦
鄂ICP備17016276號-1