【文章內(nèi)容簡介】 維護(hù)性高； （ 4） 程序簡捷，便于修改。 設(shè)計原理 總體設(shè)計方案 方案一 ： 本設(shè)計所使用的 16 16 的點(diǎn)陣， EDA 實(shí)驗箱上有其接口電路，列選信號為SEL0， SEL1， SEL2,SEL3,經(jīng) 4線 16線譯碼器輸出 16 列，從左起為第一列，列選信號是由一個 4 位向量 SEL[3..0]控制；行選信號為 H0～ H15,是由 16個行信號組成的，每一行由一個單獨(dú)的位來控制，高電平有效。例如“ 0000”表示第 0列，“ 0000000000000001”表示第一行的點(diǎn)亮。由于列是 由一個向量決定，而每一時刻的值只能有一個固定的值，因而只能使某一列的若干個點(diǎn)亮，因此就決定了只能用逐列掃描的方法。例如要使第一列的 2,4,6,8，行亮，則列為“ 0001”、行為“ 0000000010101010”就可以實(shí)現(xiàn)了。 方案二 ： VHDL 程序設(shè)計的是硬件，他和編程語言的最大區(qū)別是它可以“并發(fā)執(zhí)行”。本設(shè)計可以將 LED 顯示屏要的顯示內(nèi)容抽象成一個二維數(shù)組（數(shù)組中的‘ 1’對映點(diǎn)陣顯示屏上面的亮點(diǎn)），用 VHDL 語言設(shè)計一個進(jìn)程將這個數(shù)組動態(tài)顯示在 LED 顯示屏上，再利用另一個進(jìn)程對這個數(shù)組按一定頻率進(jìn)行數(shù)據(jù)更 新，更新的方式可以有多種。因為兩個進(jìn)程是同時進(jìn)行的（并發(fā)執(zhí)行），如果對數(shù)組中的漢字?jǐn)?shù)據(jù)按滾動的方式更新，則可實(shí)現(xiàn)漢字的滾動顯示。 如圖 21 為該方案原理圖。 圖 21 方案二原理圖 方案的比較 方案一很容易實(shí)現(xiàn)，而且占用 FPGA 的資源較少。但是由于其實(shí)現(xiàn)方式的局限性，該方案只能實(shí)現(xiàn)漢字的滾動顯示。方案二中將 LED 點(diǎn)陣抽象成了一個二維數(shù)組?？梢栽O(shè)計一些比較復(fù)雜的算法來控制這個數(shù)組，使設(shè)計的系統(tǒng)不但可以滾動顯示漢字，還可以擴(kuò)展一些其它的 顯示效果。但是方案二中對數(shù)組的處理部分對 FPGA 芯片的資源消耗太大學(xué)校實(shí)驗室里的 EPF10K10LC844 芯片只有 576 個邏輯單元遠(yuǎn)遠(yuǎn)不夠設(shè)計要求。所以最終選擇方案一。 掃描控制模塊 LED 的顯示原理 16 16 掃描 LED 點(diǎn)陣的工作原理同 8 位掃描數(shù)碼管類似。它有 16 個共陰極輸出端口 ,每個共陰極對應(yīng)有 16個 LED顯示燈，所以其掃描譯碼地址需 4位信號線（ SEL0SEL3），其漢字掃描碼由 16 位段地址（ 015）輸入。 通過時鐘的每列掃描顯示完整漢字。 圖 22 LED燈紅綠信號 圖 23 16 16點(diǎn)陣 LED等效電路 點(diǎn)陣 LED 一般采用掃描式顯示，實(shí)際運(yùn)用分為三種方式： （ 1）點(diǎn)掃描 （ 2）行掃描 （ 3）列掃描 若使用第一種方式，其掃描頻率必須大于 16 64=1024Hz，周期小于 1ms 即可。若使用第二和第三種方式，則頻率必須大于 16 8=128Hz，周期小于 即可符合視覺 更新數(shù)組數(shù)據(jù) 二維數(shù)組 動態(tài)顯示 暫留要求。此外一次驅(qū)動一列或一行（ 8顆 LED）時需外加驅(qū)動電路提高電流，否則 LED亮度會不足。 漢字的存儲 用動態(tài)分時掃 描技術(shù)使 LED 點(diǎn)陣模塊顯示圖像 ， 需要進(jìn)行兩步工作。第一步是獲得數(shù)據(jù)并保存 ， 即在存貯器中建立漢字?jǐn)?shù)據(jù)庫。第二步是在掃描模塊的控制下 ， 配合行掃描的次序正確地輸出這些數(shù)據(jù)。獲得圖像數(shù)據(jù)的步驟是 ， 先將要顯示的每一幅圖像畫在一個如圖 所示的被分成 16 16 共 256 個小方格的矩形框中 ， 再在有筆劃下落處的小方格里填上“ 1” ， 無筆劃處填上“ 0” ， 這樣就形成了與這個漢字所對應(yīng)的二進(jìn)制數(shù)據(jù)在該矩形框上的分布 ， 再將此分布關(guān)系以 32 16 的數(shù)據(jù)結(jié)構(gòu)組成 64 個字節(jié)的數(shù)據(jù) ，并保存在只讀存貯器 ROM 中。以這種方式將若干個漢字的數(shù)據(jù)貯 存在存貯器內(nèi) ， 就完成了圖像數(shù)據(jù)庫的建立工作。 漢字顯示 漢字顯示使用的是 16 16的點(diǎn)陣， EDA 實(shí)驗箱上有其接口電路，列選信號為 SEL0，SEL1， SEL2,SEL3,經(jīng) 4 線 16 線譯碼器輸出 16 列，從左起為第一列，列選信號是由一個4位向量 SEL[3..0]控制；行選信號為 H0～ H15,是由 16 個行信號組成的，每一行由一個單獨(dú)的位來控制，高電平有效。例如“ 0000”表示第 0列，“ 0000000000000001”表示第一行的點(diǎn)亮。由于列是由一個向量決定，而每一時刻的值只能有一個固定的 值，因而只能使某一列的若干個點(diǎn)亮，因此就決定了只能用逐列掃描的方法。例如要使第一列的2,4,6,8，行亮，則列為“ 0001”、行為“ 0000000010101010”就可以實(shí)現(xiàn)了。 下面 是 各個部分的程序設(shè)計 ： 列循環(huán)掃描 列循環(huán)掃描 通過對每一列的掃描來完成對字母的現(xiàn)實(shí)，只要掃描的頻率足夠快，就能給人以連續(xù)的感覺。因此要控制掃描的頻率，不能太低，否則，就會造成視覺上的不連續(xù)，本設(shè)計的掃描頻率不得低于 50Hz,掃描程序如下 :圖 24 16 16LED點(diǎn)陣 模塊 Library ieee。 use 。 use 。 Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號 Sel:out std_logic_vector(3 downto 0))。 端口定義 輸出信號 End dz_xs。 Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 Begin Process(clk,enable) 脈沖、使能信號 begin If clk39。event and clk=39。139。then If enable=39。139。 then If lie0000 then Lie=lie0001。 Else Lie=1111。 End if。 End if。 End if。 Sel=lie。 End process。 字符樣式設(shè)計 字符樣式設(shè)計 本環(huán)節(jié)是建立一個數(shù)據(jù)庫，使 之能在掃描的同時讀取所需要的信息，從而完成漢字的顯示。 本次設(shè)計 “王、日、田、口”漢字樣式設(shè)計程序如下： Library ieee。 use 。 use 。 Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號 h0,h8:out std_logic_vector(7 downto 0))。 端口定義 輸出信號 （ h0列數(shù)據(jù)輸出， h8代表行數(shù)據(jù)輸出） End dz_xs。 Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 信號標(biāo)志 Signal past1:std_logic_vector(1 downto 0)。 Begin Process(enable,clk) 脈沖、使能信號 Begin If clk39。event and clk=39。139。then If enable=39。139。 then Case lie is When 00= Case lie is “ 王 ” 字設(shè)計 When 0011=h0=00010001。h8=00010000。 When 0100=h0=00010001。h8=00010000。 When 0101=h0=00010001。h8=00010000。 When 0110=h0=00010001。h8=00010000。 When 0111=h0=00010001。h8=00010000。 When 1000=h0=00011111。h8=11110000。 When 1001=h0=00010001。h8=00010000。 When 1010=h0=00010001。h8=00010000。 When 1011=h0=000