freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

畢業(yè)論文:基于fpga的led_1616點(diǎn)陣漢字顯示設(shè)計(jì)(編輯修改稿)

2024-12-22 18:35 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 維護(hù)性高; ( 4) 程序簡(jiǎn)捷,便于修改。 設(shè)計(jì)原理 總體設(shè)計(jì)方案 方案一 : 本設(shè)計(jì)所使用的 16 16 的點(diǎn)陣, EDA 實(shí)驗(yàn)箱上有其接口電路,列選信號(hào)為SEL0, SEL1, SEL2,SEL3,經(jīng) 4線 16線譯碼器輸出 16 列,從左起為第一列,列選信號(hào)是由一個(gè) 4 位向量 SEL[3..0]控制;行選信號(hào)為 H0~ H15,是由 16個(gè)行信號(hào)組成的,每一行由一個(gè)單獨(dú)的位來(lái)控制,高電平有效。例如“ 0000”表示第 0列,“ 0000000000000001”表示第一行的點(diǎn)亮。由于列是 由一個(gè)向量決定,而每一時(shí)刻的值只能有一個(gè)固定的值,因而只能使某一列的若干個(gè)點(diǎn)亮,因此就決定了只能用逐列掃描的方法。例如要使第一列的 2,4,6,8,行亮,則列為“ 0001”、行為“ 0000000010101010”就可以實(shí)現(xiàn)了。 方案二 : VHDL 程序設(shè)計(jì)的是硬件,他和編程語(yǔ)言的最大區(qū)別是它可以“并發(fā)執(zhí)行”。本設(shè)計(jì)可以將 LED 顯示屏要的顯示內(nèi)容抽象成一個(gè)二維數(shù)組(數(shù)組中的‘ 1’對(duì)映點(diǎn)陣顯示屏上面的亮點(diǎn)),用 VHDL 語(yǔ)言設(shè)計(jì)一個(gè)進(jìn)程將這個(gè)數(shù)組動(dòng)態(tài)顯示在 LED 顯示屏上,再利用另一個(gè)進(jìn)程對(duì)這個(gè)數(shù)組按一定頻率進(jìn)行數(shù)據(jù)更 新,更新的方式可以有多種。因?yàn)閮蓚€(gè)進(jìn)程是同時(shí)進(jìn)行的(并發(fā)執(zhí)行),如果對(duì)數(shù)組中的漢字?jǐn)?shù)據(jù)按滾動(dòng)的方式更新,則可實(shí)現(xiàn)漢字的滾動(dòng)顯示。 如圖 21 為該方案原理圖。 圖 21 方案二原理圖 方案的比較 方案一很容易實(shí)現(xiàn),而且占用 FPGA 的資源較少。但是由于其實(shí)現(xiàn)方式的局限性,該方案只能實(shí)現(xiàn)漢字的滾動(dòng)顯示。方案二中將 LED 點(diǎn)陣抽象成了一個(gè)二維數(shù)組??梢栽O(shè)計(jì)一些比較復(fù)雜的算法來(lái)控制這個(gè)數(shù)組,使設(shè)計(jì)的系統(tǒng)不但可以滾動(dòng)顯示漢字,還可以擴(kuò)展一些其它的 顯示效果。但是方案二中對(duì)數(shù)組的處理部分對(duì) FPGA 芯片的資源消耗太大學(xué)校實(shí)驗(yàn)室里的 EPF10K10LC844 芯片只有 576 個(gè)邏輯單元遠(yuǎn)遠(yuǎn)不夠設(shè)計(jì)要求。所以最終選擇方案一。 掃描控制模塊 LED 的顯示原理 16 16 掃描 LED 點(diǎn)陣的工作原理同 8 位掃描數(shù)碼管類似。它有 16 個(gè)共陰極輸出端口 ,每個(gè)共陰極對(duì)應(yīng)有 16個(gè) LED顯示燈,所以其掃描譯碼地址需 4位信號(hào)線( SEL0SEL3),其漢字掃描碼由 16 位段地址( 015)輸入。 通過(guò)時(shí)鐘的每列掃描顯示完整漢字。 圖 22 LED燈紅綠信號(hào) 圖 23 16 16點(diǎn)陣 LED等效電路 點(diǎn)陣 LED 一般采用掃描式顯示,實(shí)際運(yùn)用分為三種方式: ( 1)點(diǎn)掃描 ( 2)行掃描 ( 3)列掃描 若使用第一種方式,其掃描頻率必須大于 16 64=1024Hz,周期小于 1ms 即可。若使用第二和第三種方式,則頻率必須大于 16 8=128Hz,周期小于 即可符合視覺(jué) 更新數(shù)組數(shù)據(jù) 二維數(shù)組 動(dòng)態(tài)顯示 暫留要求。此外一次驅(qū)動(dòng)一列或一行( 8顆 LED)時(shí)需外加驅(qū)動(dòng)電路提高電流,否則 LED亮度會(huì)不足。 漢字的存儲(chǔ) 用動(dòng)態(tài)分時(shí)掃 描技術(shù)使 LED 點(diǎn)陣模塊顯示圖像 , 需要進(jìn)行兩步工作。第一步是獲得數(shù)據(jù)并保存 , 即在存貯器中建立漢字?jǐn)?shù)據(jù)庫(kù)。第二步是在掃描模塊的控制下 , 配合行掃描的次序正確地輸出這些數(shù)據(jù)。獲得圖像數(shù)據(jù)的步驟是 , 先將要顯示的每一幅圖像畫在一個(gè)如圖 所示的被分成 16 16 共 256 個(gè)小方格的矩形框中 , 再在有筆劃下落處的小方格里填上“ 1” , 無(wú)筆劃處填上“ 0” , 這樣就形成了與這個(gè)漢字所對(duì)應(yīng)的二進(jìn)制數(shù)據(jù)在該矩形框上的分布 , 再將此分布關(guān)系以 32 16 的數(shù)據(jù)結(jié)構(gòu)組成 64 個(gè)字節(jié)的數(shù)據(jù) ,并保存在只讀存貯器 ROM 中。以這種方式將若干個(gè)漢字的數(shù)據(jù)貯 存在存貯器內(nèi) , 就完成了圖像數(shù)據(jù)庫(kù)的建立工作。 漢字顯示 漢字顯示使用的是 16 16的點(diǎn)陣, EDA 實(shí)驗(yàn)箱上有其接口電路,列選信號(hào)為 SEL0,SEL1, SEL2,SEL3,經(jīng) 4 線 16 線譯碼器輸出 16 列,從左起為第一列,列選信號(hào)是由一個(gè)4位向量 SEL[3..0]控制;行選信號(hào)為 H0~ H15,是由 16 個(gè)行信號(hào)組成的,每一行由一個(gè)單獨(dú)的位來(lái)控制,高電平有效。例如“ 0000”表示第 0列,“ 0000000000000001”表示第一行的點(diǎn)亮。由于列是由一個(gè)向量決定,而每一時(shí)刻的值只能有一個(gè)固定的 值,因而只能使某一列的若干個(gè)點(diǎn)亮,因此就決定了只能用逐列掃描的方法。例如要使第一列的2,4,6,8,行亮,則列為“ 0001”、行為“ 0000000010101010”就可以實(shí)現(xiàn)了。 下面 是 各個(gè)部分的程序設(shè)計(jì) : 列循環(huán)掃描 列循環(huán)掃描 通過(guò)對(duì)每一列的掃描來(lái)完成對(duì)字母的現(xiàn)實(shí),只要掃描的頻率足夠快,就能給人以連續(xù)的感覺(jué)。因此要控制掃描的頻率,不能太低,否則,就會(huì)造成視覺(jué)上的不連續(xù),本設(shè)計(jì)的掃描頻率不得低于 50Hz,掃描程序如下 :圖 24 16 16LED點(diǎn)陣 模塊 Library ieee。 use 。 use 。 Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號(hào) Sel:out std_logic_vector(3 downto 0))。 端口定義 輸出信號(hào) End dz_xs。 Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 Begin Process(clk,enable) 脈沖、使能信號(hào) begin If clk39。event and clk=39。139。then If enable=39。139。 then If lie0000 then Lie=lie0001。 Else Lie=1111。 End if。 End if。 End if。 Sel=lie。 End process。 字符樣式設(shè)計(jì) 字符樣式設(shè)計(jì) 本環(huán)節(jié)是建立一個(gè)數(shù)據(jù)庫(kù),使 之能在掃描的同時(shí)讀取所需要的信息,從而完成漢字的顯示。 本次設(shè)計(jì) “王、日、田、口”漢字樣式設(shè)計(jì)程序如下: Library ieee。 use 。 use 。 Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號(hào) h0,h8:out std_logic_vector(7 downto 0))。 端口定義 輸出信號(hào) ( h0列數(shù)據(jù)輸出, h8代表行數(shù)據(jù)輸出) End dz_xs。 Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 信號(hào)標(biāo)志 Signal past1:std_logic_vector(1 downto 0)。 Begin Process(enable,clk) 脈沖、使能信號(hào) Begin If clk39。event and clk=39。139。then If enable=39。139。 then Case lie is When 00= Case lie is “ 王 ” 字設(shè)計(jì) When 0011=h0=00010001。h8=00010000。 When 0100=h0=00010001。h8=00010000。 When 0101=h0=00010001。h8=00010000。 When 0110=h0=00010001。h8=00010000。 When 0111=h0=00010001。h8=00010000。 When 1000=h0=00011111。h8=11110000。 When 1001=h0=00010001。h8=00010000。 When 1010=h0=00010001。h8=00010000。 When 1011=h0=000
點(diǎn)擊復(fù)制文檔內(nèi)容
醫(yī)療健康相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1