【文章內容簡介】 1口是一個內部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。P2口：P2口為一個內部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內容。P3口：P3口管腳是8個帶內部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（計數(shù)器0外部輸入） T1（計數(shù)器1外部輸入） /WR（外部數(shù)據存儲器寫選通） /RD（外部數(shù)據存儲器讀選通）RST：復位輸入。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數(shù)據存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。/EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內部程序存儲器。注意加密方式1時，/EA將內部鎖定為RESET；當/EA端保持高電平時，此間內部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。 復位電路設計為確保單片機系統(tǒng)中電路穩(wěn)定可靠工作，復位電路是必不可少的一部分，復位電路的第一功能是上電復位。一般單片機正常工作所需要的供電電壓為+5V，由于單片機電路是時序數(shù)字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當VCC在特定的工作電壓范圍內以及晶體振蕩器穩(wěn)定工作時，復位信號才被撤除，單片機開始正常工作。目前為止，單片機復位電路主要有四種類型：（1）微分型復位電路；（2）積分型復位電路；（3）比較器型復位電路；（4）看門狗型復位電路。復位電路工作原理如圖32所示，VCC上電時，C充電，在10k電阻上出現(xiàn)電壓，使得單片機復位；幾個毫秒后，C充滿，10k電阻上電流降為零，電壓也為零，使得單片機進入工作狀態(tài)。工作期間，按下S、C放電。S松手，C又充電，在10k電阻上出現(xiàn)電壓，使得單片機復位。幾個毫秒后，單片機進入工作狀態(tài)。圖32 復位電路 時鐘電路 內部時鐘，是用芯片內部振蕩電路，精度不高，溫飄也較大，不需要外部振蕩器件。外部時鐘，分RC振蕩和石英晶振，RC精度不高，成本低，石英晶振，精度高，穩(wěn)定性好，根據使用場合選擇，適合的時鐘方式。STC89S52RC內部有一個用于構成振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是反相放大器的輸入端和輸出端，由這個放大器與作為反饋元件的片外晶體或搪瓷諧振器一起構成了一個自激振蕩器，這種方式形成的時鐘信號稱為內部時鐘方式。利用芯片內部的振蕩電路，在XTAL1和XTAL2兩端跨接晶體（或陶瓷）振蕩器和兩個電容就構成了一個穩(wěn)定的自激振蕩器。～12MHz之間選擇。電容值無嚴格要求，但其取值對振蕩頻率輸出的穩(wěn)定性、大小、振蕩電路起振速度稍有影響，CC2可在20pF～100pF之間取值。一般當外接晶體時，電容選為30pF。本設計采用外部時鐘電路，電路圖如圖33所示。圖33 時鐘電路 電源電路電源電路不單單是為單片機運行提供工作電壓，還需要對單片機的外圍電路提供工作電源。這里我們用的是5號電池座，該電池座可以上4個5號電池，在系統(tǒng)中很方便，也容易攜帶。 控制單元設計控制單元是整個顯示系統(tǒng)的核心，該系統(tǒng)中采用51系列單片機為核心器件，用來發(fā)送控制指令和顯示內容，并且直接輸出數(shù)據通過譯碼電路控制LED顯示屏的顯示內容和顯示狀態(tài)。在51系列單片機中選定一款合適的機型來作為控制單元的主控芯片。根據題目的要求該芯片必須要具有的就是方便的編程能力，因為在軟件設計時方便的程序下載對程序的驗證和編寫非常有用。還有就是為了提高LED顯示屏的掃描速度，單片機的執(zhí)行速度要盡可能的快。根據這兩點要求，選擇STC89S52RC為控制單元的主控芯片。STC89S52RC的最小系統(tǒng)包括了外界時鐘電路和復位電路，選定一定數(shù)量的I\O口作為控制口控制外部的各種器件和數(shù)據的輸出。根據功能選擇一定的單片機端口添加外圍的器件，具體電路如圖35所示。在該系統(tǒng)中，P0各口主要用作鍵盤的輸入。由于端口的驅動能力有限所以該端口外接了10K的上拉電阻來提高驅動能力。具體接法為：，，、kkk4，~（類似于74hc154）16線的ABCD端。向74HC138送入串行數(shù)據經過其轉換后并行輸出； 74HC595的SCK，上升沿時移位寄存器的數(shù)據進入數(shù)據存儲寄存器，下降沿時存儲寄存器數(shù)據不變。，上升沿時數(shù)據寄存器的數(shù)據移位，QAQBQC...QH；下降沿移位寄存器數(shù)據不變。引腳29，EA/VPP：外部訪問允許。欲使CPU僅訪問外部程序存儲器（地址為0000H－FFFFH），EA端必須保持低電平（接地）。因為沒有擴展外部程序存儲器所以將EA置為高電平。圖35 控制部分電路圖 驅動電路設計 列驅動列驅動電路由集成電路74HC595構成。它具有一個8位串入并出的移位寄存器和一個8位輸出鎖存器的結構，而且移位寄存器和輸出鎖存器的控制是各自獨立的，可以實現(xiàn)在顯示本行列數(shù)據的同時，傳送下一行的列數(shù)據，既達到重疊處理的目的。圖37 74HC595結構圖表74HC595的外形如圖37所示。它的輸入側有8個串行移位寄存器，每個移位寄存器的輸出都連接一個輸出鎖存器。引腳DS是串行數(shù)據的輸入端。引腳ST是移位寄存器的移位時鐘脈沖，在其上升沿發(fā)生移位，并將SI的下一個數(shù)據打入最低位。74HC595引腳說明見表31。列驅動電路見圖38。表31 74HC595引腳說明符號引腳描述Oo~O71~7并行數(shù)據輸出GND8地Q7’9串行數(shù)據輸出SRCLR10主復位（低電平）SRCLK11移位寄存時鐘輸入RCLK12存儲寄存時鐘輸入CE13輸出有效（低電平）SER14串行數(shù)據輸入VCC16電源移位后的各位信號出現(xiàn)在各移位寄存器的輸出端，也就是輸出鎖存器的輸入端。RCK是輸出鎖存器的打入信號，其上升沿將移位寄存器的輸出打入輸出鎖存器。引腳G是輸出三態(tài)門的開放信號，只有當其為低時鎖存器的輸出才開放，否則為高組態(tài)。SCLR信號是移位寄存器清零輸入端，當其為低時移位寄存器的輸出全部為零。由于SCK和RCK兩個信號是互相獨立的，所以能夠做到輸入串行移位與輸出鎖存互不干擾。芯片的輸出端為QA～QH，最高位QH可作為多片74HC595級聯(lián)應用時，向上一級的級聯(lián)輸出。但因為QH受輸出鎖存器的打入控制，所以還從輸出鎖存器前引出QH，作為與移位寄存器完全同步的級聯(lián)輸出。圖38列驅動電路 將8片74HC595進行級連，可共用一個移位時鐘SCK及數(shù)據鎖存信號RCK。這樣，當?shù)谝恍行枰@示的數(shù)據經過8x8=64個SCK時鐘后便可將其全 部移入74HC595中，此時還將產生一個數(shù)據鎖存信號RCK將數(shù)據鎖存在74HC595中，并在使能信號G的作用下，使串入數(shù)據并行輸出，從而使與各輸 出位對應的場驅動管處于放大或截止狀態(tài)；同時由行掃描控制電路產生信號使第一行掃描管導通，相當于第一行L