集成電路工藝技術(shù)講座(編輯修改稿)
2025-01-24 18:46 本頁面
【文章內(nèi)容簡介】 熱電子效應和漏極工程 (3)(DDD)Gaten+ n+n npsub熱電子效應和漏極工程 (4)(LDD)VdsVgsn+nELDD工藝流程 (1)LDD工藝流程 (2)LDD工藝流程 (3)MOSFET模擬－雜質(zhì)分布短溝道效應和溝道區(qū)摻雜Poly Si硅化物PocketHalonn+Vt adjust柵極技術(shù)源漏淺結(jié)技術(shù)和硅化物 (1)源漏淺結(jié)技術(shù)和硅化物 (2)源漏淺結(jié)技術(shù)和硅化物 (3)Latch up效應避免 Latch up效應的對策? ?ver ?hor1 ?=DBNELE/DENBW? 增加基區(qū)寬度（即 NMOS與 PMOS間距，阱的深度）? 增加基區(qū)摻雜（即增加襯底和阱的濃度）? 逆向阱? 低阻襯底高阻外延? 深槽隔離高能注入形成逆向阱雜濃度質(zhì)cm31017101610151014 硅表面以下深度 (um)P+600kev3E13cm2（四） BiCMOS工藝技術(shù)BiCMOS 邏輯門BiCMOS工藝技術(shù)? CMOS優(yōu)勢 低功耗，噪聲容限，封裝密度? 雙極型優(yōu)勢 開關(guān)速度，電流驅(qū)動能力，模擬電路? BiCMOS綜合兩者優(yōu)點 BiCMOS工藝技術(shù)? 以雙極工藝為基礎(chǔ)的 BiCMOS工藝? 以 CMOS工藝為基礎(chǔ)的 BiCMOS工藝利用 N阱作集電極的簡單 BiCMOS? NMOS 源漏注入 PMOS 源漏注入 p+n+ n+N 阱 n+ n+ p+增加一次基區(qū)注入用 CMOS雙阱工藝的 BiCMOS? P型襯底， P和 N+埋層，? 本征背景摻雜外延? 優(yōu)化的 P阱和 N阱? 多晶硅發(fā)射極雙極晶體管? 增加額外的光刻版： N+埋層，深 N+集電極， P型基區(qū)，多晶硅發(fā)射極BiCMOS工藝技術(shù)BiCMOS（五） 功率 MOSFET功率 MOSFET? 高的反向擊穿電壓 1001000V? 大的工作電流 1100A? 輸入阻抗高（因此不需復雜的驅(qū)動電路）? 開關(guān)速度快（無少數(shù)載流子儲存和復合問題）? 功率 MOSFET的主要結(jié)構(gòu)－雙擴散 MOS (DMOS)? 兩種 DMOS結(jié)構(gòu)－ VDMOS和 LDMOS功率 MOSFET的應用? Switch Mode Power Supples (開關(guān)電源 )? AC Adapter (充電器 ) ? Switch (電子開關(guān) )? Motor Driver (馬達驅(qū)動 )? DCAC Converter (逆變器 )? Lighting （燈具）? Power Factor Controler
教學課件相關(guān)推薦
鄂ICP備17016276號-1