【文章內(nèi)容簡介】 閾電壓或門檻電壓，約為 。 然后根據(jù)電壓傳輸特性曲線由： 三、輸入噪聲容限 一般大約： VL（ｍａｘ） VL（ｍｉｎ） VLN（ ） VH（ｍｉｎ） VH（ｍａｘ） VHN（ 3V） VIL（ｍａｘ） ＝ ； VIH（ｍｉｎ） ＝ 。 VOL（ｍａｘ） ＝ 。 VOH（ｍｉｎ） ＝ ； VIH（ｍｉｎ）。 VOH（ｍｉｎ） VIL（ｍａｘ） ； VOL（ｍａｘ） 通常，很難保證輸入、輸出電平在正常值上始終不變， 首先規(guī)定： 0 VO/V VI/V A B C D VOH（ｍｉｎ） VIH（ｍｉｎ） VIL（ｍａｘ） VOL（ｍａｘ） VOL（ｍａｘ） VOH（ｍｉｎ） 1 1 VO VI 定義： VNL＝ VIL（ｍａｘ） － VOL（ｍａｘ） ＝ － ＝ ； VNH＝ VOH（ｍｉｎ） － VIH（ｍｉｎ） ＝ － ＝ 噪聲容限反應(yīng)了門電路的抗干擾能力。 TTL反相器輸入、輸出特性 一、輸入特性ｉ I＝ｆ（ｖ I） 1 ＋ － ｖ I ｉ I 5V 5V R1 T1 VBE2 VBE4 vI/V ｉ I/ｍ A 0 IIS IIH（＜ ） V IIS— 稱為輸入短路電流； IIH— 稱為高電平輸入電流。 二、輸出特性ｖ O＝ｆ（ｉ L） ｉL ｖO 5V 1 RL 高電平輸出特性 5V R2 T3 ｖ OH D2 R4 RL ｉL ｉ L/ｍ A ｖ OH/V 0 5ｍA 74系列門電路輸出高電平時的ｉ L不能超過 A。 低電平輸出特性 5V RL T4 ｖ OL R3 ｉL ｉ L/ｍ A ｖ OH/V 0 16ｍA 扇出系數(shù) NO IOH ｉ L 輸出高電平時的 NO : NOH=IOH(max)/IIH=。 NOL=IOL(max)/IIS=16/1=16。 ｖ OH 輸出低電平時的 NOL : IS ｖ OL ｉ春 1 1 1 1 三、輸入端負載特性ｖ I＝ｆ（ RI） 1 V ｖI RI 5V 5V R1 T1 VBE2 VBE4 RI RL/ｋ Ω ｖ I/V 0 ｖ I＝ (VCC－ VBE1)RI/(RI+R1)=(5－ )RI/(RI+4)=(RI+4) 其它類型的 TTL電路 一、與非門、或非門、與或非門等 amp。 ≥1 ≥1 amp。 TTL反相器動態(tài)特性 自學(xué) 二、 OC(Open Collector Gate)門和 TS(ThreeState Output)門 問題的提出： VOL VOH R4 D2 T3 T4 5V 過電流 OC門 R2 R1 R3 T2 T4 B VCC Y A Y=AB amp。 典型 TTL門 電路的輸出端不能并接使用。 R4 D2 T3 T4 5V amp。 amp。 amp。 amp。 1 amp。 m個門 n個輸入端 RL VCC 線與 RL 稱上拉電阻。 選擇方法如下： VOH VOH VOH IOH ILM IOH IIH IL IHOHOHCCL nImIVVR???( m a x )ILLMOLCCL ImIVVR39。( m i n ) ???式中： IOH 輸出三極管截止時的漏電流； ILM 輸出三極管允許的最大電流； m’ 負載門的個數(shù)，若負載門輸入端為或運算，則 m’ 應(yīng)為輸入端數(shù)。 IIL OL TS門 R2 R1 R3 D1 T1 D2 T2 R4 T3 T4 B VCC EN A P 1 1 Y 當(dāng) EN=1時： Y=AB 當(dāng) EN=0時： T T4均截止，輸出呈高阻 態(tài) (禁態(tài) )。 amp。 EN B A Y 高電平有效： 低電平有效： amp。 EN B A Y 雖然 OC門和 TS門都能實現(xiàn)線與，但 OC 門的優(yōu)勢在于通過外接不同的電源電壓可獲得不同的輸出高電平；而 TS門的優(yōu)勢在于可方便地構(gòu)成總線結(jié)構(gòu)。如： 單總線： EN EN amp。 A Y amp。 B amp。 Z amp。 EN EN 雙總線： Z EN amp。 amp。 amp。 amp。 B Y A 其它類型的雙極型 數(shù)字 集成電路 以下電路僅作扼要介紹。 改進型 TTL電路 74H系列、 74S系列、 74LS系列等。 ECL電路、 I2L電路。 靜 CMOS門電路 CMOS反相器 VO VI VDD T2 T1 電路結(jié)構(gòu)及工作原理 設(shè)： VDDVTH1+ VTH2 ,且 VIL=0V， VIH=VDD。 則：輸入與輸出間為非邏輯關(guān)系。 電壓傳輸特性和電流傳輸特性 0 VDD VDD VDD/2 VDD/2 VI VO D C B A VDD VDD/2 iD VI VTH1 VTH2 0 CMOS反相器的輸入、輸出特性 VO VI VDD T2 T1 D2 DI RS VI iI 0 VDD+ VDD T2 RL iD2 iOL VIH=VDD VOL VOL iOL 0 VDD=5V 10V 15V B A Y VDD T4 T3 T2 T1 A 0 1 0 1 B 0 0 1 1 Y 1 1 1 0 Y=AB CMOS與非門 CMOS傳輸門和雙向開關(guān) C C VDD O/I I/O T2 T1 VI t 0 10V 3V 7V T1導(dǎo)通 T2導(dǎo)通 SW C I/O O/I 設(shè)：傳輸信號電壓為 10V， C=10V，C=0V， VTH1=VTH2=3V。 TG C 1 O/I I/O 第三章：組合邏輯電路 概述 組合邏輯電路的分析方法和設(shè)計方法 若干常用的組合邏輯電路 組合邏輯電路中的競爭冒險現(xiàn)象 概述 電路特點： 功能特點 : 任意時刻的輸出信號只與此時刻的輸入信號有關(guān)，而與信號作用前電路的輸出狀態(tài)無關(guān)。 不包含有記憶功能的單元電路，也沒有反饋電路。 組合邏輯電路的特點 : 數(shù)字電路 組合邏輯電路 時序邏輯電路 組合邏輯電路的分析方法和設(shè)計方法 組合邏輯電路的分析方法 已知邏輯電路 分析邏輯功能 ? 由邏輯電路寫出邏函表達式； 分析步驟： ? 化簡邏函并變換為與或式； ?列真值表，判斷其功能。 例： 試分析圖示電路的邏輯功能 。 amp。 ≥1 amp。 C B A Y 解： A B CCBAA B CCBAA B CCA B CBA B CAY????????)(A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 0 0 功能： ? 檢測 三位二 進 制 碼 是否相同； ? 檢測 三臺 設(shè)備 的工作 狀態(tài) 是否相同； ? 檢測 三 個輸 入信 號 是否相同。 組合邏輯電路的設(shè)計方法 已知邏輯功能 設(shè)計實現(xiàn)電路 設(shè)計步驟： ? 畫出邏輯圖并選擇適當(dāng)?shù)钠骷崿F(xiàn)邏函。 ? 列真值表； ? 寫出邏函表達式并化簡為適當(dāng)?shù)男问剑? ? 分析邏輯功能確定輸入變量、輸出函數(shù)； 例： 電路設(shè)計一三人表決電路 。 解： 設(shè)：分別用 A、 B、 C代表三的意見，取值 =1，同意； =0，不同意。 Y代表表決結(jié)果， Y= 1，通過； 0，未通過。 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 1 1 0 1 AB CCABCBABCAY ????ABACBC ???ABACBC ???amp。 amp。 amp。 amp。 C B A Y 幾種常用的組合邏輯電路 編碼器 一、普通編碼器 編碼：用文字、符號、數(shù)字表示特定對象的過程。如電話號碼、運動員編號、姓名等均屬編碼。 特指：把輸入的每一個高低電平信號編成一個對應(yīng)的二進制代碼的電路。 3位二進制編碼器 (8線 — 3線編碼器 )： 3位二 進制編 碼器 Y2 Y1 Y0 I7 I1 I0 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y2 Y3 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 ? 任一 時 刻 僅 允 許 有一 個輸 入端 為 高 電 平(有效 )— 約 束。 由 真值 表 寫 出 邏 函表 達 式 并 利用 約 束 項 化 簡 可得： 753107632176542IIIIYIIIIYIIIIY????????????≥1 ≥1 ≥1 I7 I6 I5 I4 Y2 I3 I1 I2 Y1 Y0 二、優(yōu)先編碼器 特點：允 許 多 個輸 入信 號 同 時 有效，但只 對優(yōu) 先 權(quán) 最高的一 個輸入信 號進 行 編碼 。 ? 8線 — 3線編碼 器 74LS148： 電 路 見 P141： 輸 入： I0~I7，低 電 平有效； 輸 出： Y0~Y3，低 電 平有效。 由 電 路易得： ??????????????????SIIIIIIIIIIYSIIIIIIIIYSIIIIY)()()(7656436421076543542176542SIIIIIIIIY S 76543210? SYY SEX ?S— 稱為選 通 輸 入端， S= 0， 編碼 器工作； 1， 編碼 器不工作。 低 電 平有效。 YS— 稱為選 通 輸 出端，低 電 平有效： 0，表示 編碼 器工作且無信 號輸 入； YS= 1， 編碼 器工作且有 輸 入信 號 。 YEX— 稱為擴 展 輸 出端，低 電 平有效。 YEX=0，表示， 編碼 器工作且有 輸 入信 號 。 邏輯 符 號 ： 用二片 74LS148擴 展 為 16線 — 4線編碼 器： Y2 Y1 Y0 YS YEX 74LS148 S I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX 74LS148 S I0 I1 I2 I3 I4 I5 I6 I7 A15 A14 Z1 A8 A3 Z2 Z3 amp。 amp。 amp。 amp。 Z0 A12 A13 A9 A10 A11 A7 A6 A5 A4 A2 A1 A0 ? 10線 — 4線 (8421BCD碼 )編碼 器 74LS147 電 路 見 P144 ： 輸 入： I0~I9，代表 0~9十 個數(shù)碼 ； 輸 出： Y3~Y0，代表一位 8421BCD碼 。 節(jié)能型 譯碼器 譯碼 是 編碼 的逆 過 程， 它 是 將輸 入的代 碼轉(zhuǎn)換 成 對應(yīng) 的高低電 平 輸 出。 一、二 進 制 譯碼 器 3位二 進 制 譯碼 器（ 3線 8線 ）： 1 1 1 A0 A1 A2 Y0 Y1 Y7 Y2 VCC 輸 入： A2A1A0代表 3位二 進 制 碼 。 輸 出： Y7~Y0代表0~7八 個數(shù)碼 。 Y0=A2A1A0， Y7=A2A1A0 … 集成 3線 — 8線譯碼 器 74LS138， 電 路 見 P14 。 由 電 路易得： Y0=A2A1A0S=m0