數(shù)字邏輯設(shè)計(jì)第8章(編輯修改稿)
2025-09-11 21:44 本頁面
【文章內(nèi)容簡介】 coding BinaryCounter State 若在一次狀態(tài)轉(zhuǎn)移中有 2位或多位計(jì)數(shù)位同時(shí)變化， 譯碼器輸出端可能會(huì)產(chǎn)生 “ 尖峰脈沖 ” —— 功能性冒險(xiǎn) 0 1 2 3 4 5 6 7 0 1 2 Function hazard 58 CLK 8位寄存器 改進(jìn)：消除 “ 毛刺 ” 59 計(jì)數(shù)器的應(yīng)用 ? 序列信號發(fā)生器 例：在時(shí)鐘作用下周期產(chǎn)生序列 10101011，10101011， … S0/1 S1/0 S2/1 S3/0 S4/1 S5/0 S6/1 S7/1 MOORE機(jī) 8個(gè)狀態(tài) 計(jì)數(shù)器 +組合電路 60 計(jì)數(shù)器的應(yīng)用 ? 序列信號發(fā)生器 ? 例：在時(shí)鐘作用下周期產(chǎn)生序列 10101011，10101011， … 計(jì)數(shù)器 +組合電路 61 計(jì)數(shù)器的應(yīng)用 例：紅綠燈信號發(fā)生器，輸入時(shí)鐘信號T=5s，要求周期產(chǎn)生綠燈 30s，黃燈 5s，紅燈 25s。 需要多少個(gè)狀態(tài)？ 例：流水燈的設(shè)計(jì) 任務(wù)： ? 設(shè)計(jì)一個(gè)可以循環(huán)移動(dòng)的流水燈，燈總數(shù)為 8盞，具體要求如下： – 5亮，其余滅，右移三次后全滅 – 8亮，其余滅，左移三次后全滅 – 5亮，其余滅，各向兩邊移三次后全滅 – 8亮，其余滅，各向中間移三次后全滅 計(jì)數(shù)器的應(yīng)用 效果圖 計(jì)數(shù)器的應(yīng)用 任務(wù)分析 ?所要求的彩燈電路在某電路板上完成，該電路板能夠提供 48MHz標(biāo)準(zhǔn)時(shí)鐘信號，附帶有 8個(gè)共陽的 LED管可作為彩燈使用。因此要實(shí)現(xiàn)的電路的框圖如圖所示。 要 實(shí) 現(xiàn) 的 電 路84 8 M H z8 個(gè) L E D 燈圖 1 要 實(shí) 現(xiàn) 的 電 路 框 圖設(shè)計(jì)思路 ? 根據(jù)要求， LED彩燈的花色變化為 20步，這20步的變化是按順序進(jìn)行，周而復(fù)始的，因此，可以用一個(gè)具有 20個(gè)狀態(tài)的狀態(tài)機(jī)實(shí)現(xiàn)，這 20個(gè)狀態(tài)構(gòu)成一個(gè)單環(huán)，如圖所示。 S 1 S 2 S 3 S 4 S 2 0. . . 設(shè)計(jì)思路 ? 可以利用計(jì)數(shù)器產(chǎn)生著 20個(gè)狀態(tài)編碼，用譯碼電路將對應(yīng)的編碼變?yōu)閷?yīng)的LED顯示碼。電路框圖如圖所示 1 / 4 8 M H z分 頻 電 路4 8 M H z 1 H z 模 2 0 計(jì) 數(shù) 器 譯 碼 電 路5 88 個(gè) 彩 燈67 4位寄存器74x175 1D 2D 3D 4D CLK CLR_L 68 69 shift register（ 移位寄存器 ） 串行輸入 serial input SERIN SEROUT 串行輸出 serial output Serialin, serialout shift register 可以使一個(gè)信號延遲 n 個(gè)時(shí)鐘周期之后再輸出 70 串入 serialin SERIN 1Q 2Q NQ 并出 parallelout 可以用來完成 串－并轉(zhuǎn)換 serialtoparallel conversion Structure of a serialin, parallelout shift register 71 多路復(fù)用結(jié)構(gòu) LOAD/SHIFT SERIN SEROUT Structure of a parallelin, serialout shift register 72 LOAD/SHIFT SERIN 1Q 2Q NQ Structure of a parallelin, parallelout shift register 73 MSI shift registers CLK CLR SERA SERB 74x164 QA QB QC QD QE QF QG QH CLK CLKINH SH/LD CLR SER A B C D E F G H QH 74x166 SERASERB 抑制時(shí)鐘 74 4bit universal shift register 74x194 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 S1 S0 功能 0 0 保持 0 1 右移 1 0 左移 1 1 載入 左移輸入 右移輸入 75 00 S1S0 保持 S1’ S0’ S1 S0 10 左移 01 右移 11 載入 Qi* = S1’S0’Qi + S1’S0Qi1 + S1S0’Qi+1 + S1S0INi 4bit universal shift register 74x194 76 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN CLK CLR S1 S0 LIN RIN 移 位 寄 存 器 的 擴(kuò) 展 并行輸入 （ 8位） 并行 輸出 8位 77 Shiftregister counters D0 = F ( Q0 , Q1 , … , Q n1 ) 反 饋 邏 輯 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 一般結(jié)構(gòu)： 78 1000 0100 0001 0010 有效狀態(tài) 其他狀態(tài) Ring counters（環(huán)型計(jì)數(shù)器） D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 Q0 Q1 Q2 Q3 —— 非自啟動(dòng)的 無效狀態(tài) D0 = Qn1 79 有效狀態(tài) 無效狀態(tài) D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 Q0 Q1 Q2 Q3 自啟動(dòng)的 自校正的 模 4計(jì)數(shù)器 80 利用通用寄存器 74x194實(shí)現(xiàn)環(huán)形計(jì)數(shù)器 Q0 Q1 Q2 Q3 1 0 CLOCK 1 0 0 0 RESET 載入 Q0 Q1 Q2 Q3 CLOCK 自校正的 81 扭環(huán)計(jì)數(shù)器 （ Johnson Counter） D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 D0 = Qn1’ 0000 1000 1100 1110 1111 0111 0
語文相關(guān)推薦
鄂ICP備17016276號-1