模擬ic設計流程總結(編輯修改稿)
2024-09-01 08:39 本頁面
【文章內容簡介】 ? （ 8）撰寫 Design Note和 Simulation Report，做好前端設計 的結案數據。 ? （ 9）整理出最終電路圖。標明走大電流的信號線，給出 確定的電流值；標明需要匹配的器件；標明電路中 的噪聲源及對噪聲敏感的信號線；標明需要特別注 意的地方。為版圖設計做好準備。 正向設計 微固學院 功率集成技術實驗室 實例：電壓基準源的設計 等效電路圖分析 2 4 2 4 213 3 3 1 1( ) l n ( )R E F E B TR R R R RV V V nR R R R R? ? ? ?微固學院 功率集成技術實驗室 電壓基準源實際電路圖 增加了 RC網絡改善基準電壓的性能 微固學院 功率集成技術實驗室 主要內容 前端設計 2 后端設計工具 4 緒 論 3 1后端設計 3 結 論 3 5微固學院 功率集成技術實驗室 后端設計流程 微固學院 功率集成技術實驗室 版圖設計書籍 微固學院 功率集成技術實驗室 后端設計步驟 后端設計主要步驟如下： ? （ 1）熟讀 Foundry提供的 Design Rules，正確理解每一條 掩模設計規(guī)則。挑出五六個具有代表性的規(guī)則熟記。 ? （ 2）確定芯片的封裝形式，做好芯片的 Floorplan。 ? （ 3）建立自己的 Library，定義 Technology File和 Display File，做好基本的 cell，以備調用。 ? （ 4）合理搭建整體版圖的輪廓，先確定 Pad(包括 ESD)和 大器件 (如功率管 )的位置，然后進行主要信號線的布 局，最后確定各個子電路模塊的形狀。 ? （ 5） 子電路模塊的 Layout， 同時進行 DRC(Design Rule Check)和 LVS(Layout Versus Schematic)。 微固學院 功率集成技術實驗室 ? （ 6）完成整體版圖的拼接，注意模塊與模塊之間的走線。 力求整體版圖緊湊，無較大空隙。 ? （ 7）進行整體版圖的 DRC和 LVS驗證，仔細檢查每一個出 錯的地方，必須要達到零錯誤才能 Go on。 ? （ 8）進行整體版圖的 LPE(Layout Parasitic Extraction)， 提 取出網表并再次仿真驗證電路的功能。 ? （ 9）手動檢查整體版圖，確定無誤后，導出 GDS File，交 予 Foundry tape out。 ? （ 10） 進行在線光掩膜數據檢視 JDV(Job Deck View)。確認 無誤后 Foundry開始生產制造。 后端設計步驟 微固學院 功率集成技術實驗室 版圖設計的技巧 (Ⅰ) Pick Five or Six Nonmin Design Rules Plenty of Wide Wiring and Vias Don’t Believe Your Circuit Designer Use a Consistent Orientation Don’t Go Overboard Tip 15 微固學院 功率集成技術實驗室 版圖設計的技巧 (Ⅱ) Keep Off the Blocks Care for Sensitive and Noisy Signals Early If It Looks Nice, It Will Work Learn Your Process Do
法律信息相關推薦
鄂ICP備17016276號-1