模擬ic設(shè)計(jì)流程總結(jié)(編輯修改稿)
2024-09-01 08:39 本頁面
【文章內(nèi)容簡介】 ? （ 8）撰寫 Design Note和 Simulation Report，做好前端設(shè)計(jì) 的結(jié)案數(shù)據(jù)。 ? （ 9）整理出最終電路圖。標(biāo)明走大電流的信號線，給出 確定的電流值；標(biāo)明需要匹配的器件；標(biāo)明電路中 的噪聲源及對噪聲敏感的信號線；標(biāo)明需要特別注 意的地方。為版圖設(shè)計(jì)做好準(zhǔn)備。 正向設(shè)計(jì) 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 實(shí)例：電壓基準(zhǔn)源的設(shè)計(jì) 等效電路圖分析 2 4 2 4 213 3 3 1 1( ) l n ( )R E F E B TR R R R RV V V nR R R R R? ? ? ?微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 電壓基準(zhǔn)源實(shí)際電路圖 增加了 RC網(wǎng)絡(luò)改善基準(zhǔn)電壓的性能 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 主要內(nèi)容 前端設(shè)計(jì) 2 后端設(shè)計(jì)工具 4 緒 論 3 1后端設(shè)計(jì) 3 結(jié) 論 3 5微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 后端設(shè)計(jì)流程 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 版圖設(shè)計(jì)書籍 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 后端設(shè)計(jì)步驟 后端設(shè)計(jì)主要步驟如下： ? （ 1）熟讀 Foundry提供的 Design Rules，正確理解每一條 掩模設(shè)計(jì)規(guī)則。挑出五六個(gè)具有代表性的規(guī)則熟記。 ? （ 2）確定芯片的封裝形式，做好芯片的 Floorplan。 ? （ 3）建立自己的 Library，定義 Technology File和 Display File，做好基本的 cell，以備調(diào)用。 ? （ 4）合理搭建整體版圖的輪廓，先確定 Pad(包括 ESD)和 大器件 (如功率管 )的位置，然后進(jìn)行主要信號線的布 局，最后確定各個(gè)子電路模塊的形狀。 ? （ 5） 子電路模塊的 Layout， 同時(shí)進(jìn)行 DRC(Design Rule Check)和 LVS(Layout Versus Schematic)。 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 ? （ 6）完成整體版圖的拼接，注意模塊與模塊之間的走線。 力求整體版圖緊湊，無較大空隙。 ? （ 7）進(jìn)行整體版圖的 DRC和 LVS驗(yàn)證，仔細(xì)檢查每一個(gè)出 錯(cuò)的地方，必須要達(dá)到零錯(cuò)誤才能 Go on。 ? （ 8）進(jìn)行整體版圖的 LPE(Layout Parasitic Extraction)， 提 取出網(wǎng)表并再次仿真驗(yàn)證電路的功能。 ? （ 9）手動(dòng)檢查整體版圖，確定無誤后，導(dǎo)出 GDS File，交 予 Foundry tape out。 ? （ 10） 進(jìn)行在線光掩膜數(shù)據(jù)檢視 JDV(Job Deck View)。確認(rèn) 無誤后 Foundry開始生產(chǎn)制造。 后端設(shè)計(jì)步驟 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 版圖設(shè)計(jì)的技巧 (Ⅰ) Pick Five or Six Nonmin Design Rules Plenty of Wide Wiring and Vias Don’t Believe Your Circuit Designer Use a Consistent Orientation Don’t Go Overboard Tip 15 微固學(xué)院 功率集成技術(shù)實(shí)驗(yàn)室 版圖設(shè)計(jì)的技巧 (Ⅱ) Keep Off the Blocks Care for Sensitive and Noisy Signals Early If It Looks Nice, It Will Work Learn Your Process Do
法律信息相關(guān)推薦
鄂ICP備17016276號-1