s3c2410串口控制器原理與編程(編輯修改稿)
2025-09-01 00:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ART UART2，每個(gè)串口都可以在中斷和 DMA 兩種模式下進(jìn)行收發(fā)。 UART支持的最高波特率達(dá) 。 每個(gè) UART 包含： 波特率發(fā)生器、接收器、發(fā)送器和控制單元。波特率發(fā)生器以 PCLK或 UCLK為時(shí)鐘源。發(fā)送器和接收器各包含 1個(gè) 16 字節(jié)的 FIFO 寄存器和移位寄存器。 S3C2410 的 3個(gè) UART都有 遵從 ， UART0、 UART1有完整的握手信號(hào)，可以連接 MODEM。 當(dāng)發(fā)送數(shù)據(jù)的時(shí)候，數(shù)據(jù)先寫(xiě)到 FIFO 然后拷貝到發(fā)送移位寄存器，然后從數(shù)據(jù)輸出端口（ TxDn）依次被移位輸出。被接收的數(shù)據(jù)也同樣從接收端口（ RxDn）移位輸入到移位寄存器，然后拷貝到 FIFO 中。 ?軟件學(xué)院 羅家兵 20222022下學(xué)期 ? 串行口的結(jié)構(gòu) ?軟件學(xué)院 羅家兵 20222022下學(xué)期 主要由 4部分構(gòu)成： 接收器、發(fā)送器、波特率發(fā)生器、控制邏輯等。 ? 接收器 /發(fā)送器結(jié)構(gòu) ?軟件學(xué)院 羅家兵 20222022下學(xué)期 ? 串行口的操作： 數(shù)據(jù)幀格式：可編程，包含 1個(gè)開(kāi)始位、 5 到 8 個(gè)數(shù)據(jù)位、 1個(gè)可選的奇偶校驗(yàn)位、 1個(gè)或 2個(gè)停止位，通過(guò) 線路控制器（ ULCONn）來(lái)設(shè)置 。 發(fā)送中止信號(hào)（ 硬件來(lái)完成 ）：迫使串口輸出邏輯 0 ，這種狀態(tài)保持一個(gè)傳輸幀的時(shí)間長(zhǎng)度。通常在一幀傳輸數(shù)據(jù)完整地傳輸完之后，再通過(guò)這個(gè)全 0 狀態(tài)將中止信號(hào)發(fā)送給對(duì)方。中止信號(hào)發(fā)送之后，傳送數(shù)據(jù)連續(xù)放到FIFO 中（在不使用 FIFO 模式下，將被放到輸出保持寄存器）。 接收器具有錯(cuò)誤檢測(cè)功能：可以檢測(cè)出溢出錯(cuò)誤，奇偶校驗(yàn)錯(cuò)誤，幀錯(cuò)誤和中止?fàn)顩r，每種情況下都會(huì)將一個(gè)錯(cuò)誤標(biāo)志在接收狀態(tài)寄存器置位。 ?軟件學(xué)院 羅家兵 20222022下學(xué)期 ? 串行口的波特率發(fā)生器： 每個(gè) UART 的波特率發(fā)生器為傳輸提供了串行移位時(shí)鐘。波特率產(chǎn)生器的時(shí)鐘源可以從 S3C2410 的內(nèi)部系統(tǒng)時(shí)鐘 PCLK或 UCLK 中來(lái)選擇。波特率數(shù)值決定于波特率除數(shù)寄存器（ UBRDIVn）的值，波特率數(shù)與 UBRDIVn 的關(guān)系為： UBRDIVn=(int)（ CLK/（ f B*16））－ 1 其中 CLK為所選擇的時(shí)鐘頻率， f B為波特率。 f B= CLK/16/ （ UBRDIVn ＋ 1 ） 例如，如果波特率為 115200bps 且 PCLK 或 UCLK 為 40MHz,則 UBRDIVn 為： UBRDIVn =（ int） (40000000)(115200*16)) － 1 = (int)() － 1 = 21－ 1 = 20 ?軟件學(xué)院 羅家兵 20222022下學(xué)期 ? 串行口的自動(dòng)流控功能： UART0和 UART1不僅有完整的握手信號(hào)，而且有自動(dòng)流控制功能，在寄存器 UMCONn中設(shè)置實(shí)現(xiàn)。自動(dòng)流控制是利用信號(hào) nRTS、
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1