微機(jī)原理與接口技術(shù)第3章(編輯修改稿)
2024-08-31 15:21 本頁面
【文章內(nèi)容簡介】 命令時 ， 主存儲器順序完成以下操作： （ 1） 由 CPU控制將相應(yīng)存儲單元的地址碼送地址寄存器中； （ 2） 地址譯碼器將地址寄存器中的地址碼譯成相應(yīng)行 、列信號 ， 標(biāo)定所訪問的存儲單元； （ 3） 在 CPU的統(tǒng)一控制下 ， 由控制電路將讀命令轉(zhuǎn)換成讀寫電路的操作 ， 將標(biāo)定存儲單元的內(nèi)容傳送到數(shù)據(jù)線上去 。 （ 4）在 CPU的控制下，將數(shù)據(jù)線上的信息傳到 CPU內(nèi)部的指定部件中，完成存儲器的讀操作。 三、半導(dǎo)體存儲器的讀寫操作（續(xù)） 存儲器的 寫操作 可以描述如下： （ 1）在 CPU的控制下，將要訪問的存儲單元地址碼送地址寄存器中； （ 2） 地址譯碼器將地址寄存器中的地址碼譯成相應(yīng)行 、列信號 ， 標(biāo)定所訪問的存儲單元 。 （ 3） 在 CPU的控制下 ， 將 CPU內(nèi)某部件的內(nèi)容送數(shù)據(jù)線上 。 （ 4）在 CPU的統(tǒng)一控制下，由控制電路將寫命令轉(zhuǎn)換成相應(yīng)的讀寫電路的操作，將數(shù)據(jù)線上的信號傳到指定單元，完成存儲器的寫操作。 167。 RAM的結(jié)構(gòu)及其常用芯片 靜態(tài) RAM SRAM 2114 SRAM 6264 動態(tài) RAM DRAM 4116 DRAM 2164 一、 RAM的結(jié)構(gòu) ? SRAM的基本存儲單元是觸發(fā)器電路 ? 每個基本存儲單元存儲二進(jìn)制數(shù)一位 ? 許多個基本存儲單元形成行列存儲矩陣 ? SRAM一般采用 “ 十字結(jié)構(gòu) ” 存儲矩陣： ? 每個存儲單元存放多位 （ 16等 ） ? 每個存儲單元具有一個地址 SRAM： 一、 RAM的結(jié)構(gòu)（續(xù)） ? DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容 ? 必須配備 “ 讀出再生放大電路 ” 進(jìn)行刷新 ? 每次同時對一行的存儲單元進(jìn)行刷新 ? 每個基本存儲單元存儲二進(jìn)制數(shù)一位 ? 許多個基本存儲單元形成行列存儲矩陣 ? DRAM一般采用 “ 位結(jié)構(gòu) ” 存儲體： ? 每個存儲單元存放一位 ? 需要 8個存儲芯片構(gòu)成一個字節(jié)單元 ? 每個字節(jié)存儲單元具有一個地址 DRAM： 二、常用 RAM芯片。 ? 存儲容量為 1024 4 ? 18個 引腳： ? 10根地址線 A9～ A0 ? 4根數(shù)據(jù)線 I/O4～ I/O1 ? 片選 CS* ? 讀寫 WE* 1 2 3 4 5 6 7 8 9 18 1716 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE* A6 A5 A4 A3 A0 A1 A2 CS* GND 功能 SRAM芯片 6264 ? 存儲容量為 8K 8 ? 28個 引腳： ? 13根地址線 A12～ A0 ? 8根數(shù)據(jù)線 D7～ D0 ? 片選 CS1*、 CS2 ? 讀寫 WE*、 OE* 功能 +5V WE* CS2 A8 A
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1