【文章內(nèi)容簡(jiǎn)介】 首先執(zhí)行一條中斷查詢指令I(lǐng)NTA R0， 查詢由中斷查詢指令啟動(dòng) ， 通過(guò)接口中硬件連接電路來(lái)查出優(yōu)先級(jí)最高的設(shè)備 。 51 INT0 001010 001011 001000 數(shù)據(jù)總線 編碼器 INTA INTI IR1 IS1 IR2 IS2 IR3 IS3 1 2 3 4 5 6 IR1 IR2 IR3 程序中斷方式 ——中斷響應(yīng)及響應(yīng)條件 52 中斷服務(wù)處理 ? 當(dāng) CPU執(zhí)行完一條現(xiàn)行指令時(shí)，如果外設(shè)發(fā)出中斷請(qǐng)求， CPU在滿足響應(yīng)條件的情況下，將發(fā)出中斷響應(yīng)信號(hào)，同時(shí)關(guān)閉中斷，表示 CPU不再受理另外一個(gè)設(shè)備的中斷。 ? 這時(shí)， CPU將尋找中斷請(qǐng)求源是哪個(gè)設(shè)備，并保存CPU自己的程序計(jì)數(shù)器（ PC）的內(nèi)容，然后，他將轉(zhuǎn)移到處理該中斷源的中斷服務(wù)程序。 ? CPU在保存現(xiàn)場(chǎng)信息，設(shè)備服務(wù)以后，將恢復(fù)現(xiàn)場(chǎng)信息，在這些動(dòng)作完成以后，開(kāi)放中斷，并返回到原來(lái)被中斷的主程序的下一條指令 。 53 程序中斷方式 ——中斷服務(wù)處理 取指令 執(zhí)行指令 中斷？ 響應(yīng)中斷 關(guān)中斷，即 “ 中斷屏蔽 ” 置位 找出中斷源，并保存（ PC） 轉(zhuǎn)移到中斷 服務(wù)子程序 保存 CPU現(xiàn)場(chǎng) 設(shè)備服務(wù) 恢復(fù) CPU現(xiàn)場(chǎng) 開(kāi)中斷，即 “ 中斷屏蔽 ” 復(fù)位 否 是 54 程序中斷方式 ——中斷服務(wù)處理 CPU 存儲(chǔ)器 I/O控制器 外設(shè) 中斷 寄存器 ADD SUB AND OR READ STORE RTI 中斷 服務(wù)例程 保存 PC 中斷服務(wù)地址 55 程序中斷方式 ——多級(jí)中斷及中斷優(yōu)先權(quán)的動(dòng)態(tài)分配 ? 多重中斷是指當(dāng) CPU正在執(zhí)行某個(gè)中斷服務(wù)程序期間，且 CPU處于開(kāi)中斷狀態(tài)，則允許優(yōu)先級(jí)高的中斷源中斷優(yōu)先級(jí)別低的中斷服務(wù)程序。 ? 在保存斷點(diǎn)和現(xiàn)場(chǎng)后轉(zhuǎn)去響應(yīng)優(yōu)先級(jí)更高的中斷請(qǐng)求，并執(zhí)行新的中斷服務(wù)程序。 56 程序中斷方式 ——多級(jí)中斷及中斷優(yōu)先權(quán)的動(dòng)態(tài)分配 ? 中斷系統(tǒng)的優(yōu)先權(quán)包含著響應(yīng)優(yōu)先權(quán)和處理優(yōu)先權(quán)。 ? 響應(yīng)優(yōu)先權(quán)指多個(gè)中斷請(qǐng)求同時(shí)提出時(shí)，由硬件排隊(duì)線路決定 CPU響應(yīng)中斷請(qǐng)求的次序。 ? 處理優(yōu)先權(quán)指 CPU執(zhí)行服務(wù)程序過(guò)程中，優(yōu)先執(zhí)行哪個(gè)中斷服務(wù)的次序。 57 DMA直接內(nèi)存訪問(wèn) 基本概念 ? 直接內(nèi)存訪問(wèn) (DMA)是一種完全由硬件執(zhí)行 I/O交換的工作方式。在這種方式中， DMA控制器從 CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò) CPU，而直接在內(nèi)存和 I/O設(shè)備之間進(jìn)行 。 DMA方式一般用于高速傳送成組的數(shù)據(jù)。 DMA的特點(diǎn) ? DMA的三種工作方式 ? DMA控制器的組成 ? DMA的操作過(guò)程 58 DMA直接內(nèi)存訪問(wèn) ——基本概念 ? DMA數(shù)據(jù)傳送方式是在 I/O設(shè)備與主存儲(chǔ)器之間由硬件組成的直接數(shù)據(jù)通路，用于高速設(shè)備按照連接地址直接訪問(wèn)主存儲(chǔ)器的成塊數(shù)據(jù)傳送。 ? 數(shù)據(jù)傳送是在 DMA控制器的控制下進(jìn)行的。 由DMA給出當(dāng)前正在傳送的數(shù)據(jù)字的主存地址，并統(tǒng)計(jì)傳送數(shù)據(jù)的個(gè)數(shù)，以確定一組數(shù)據(jù)的傳送是否已結(jié)束。 在主存中開(kāi)辟連續(xù)地址的專(zhuān)用緩沖器，用來(lái)提供或接受傳送的數(shù)據(jù)。在數(shù)據(jù)傳送前和結(jié)束后，要通過(guò)程序或中斷方式對(duì)緩沖器和 DMA控制器進(jìn)行預(yù)處理。 59 基本操作： ? (1)從外圍設(shè)備發(fā)出 DMA ? (2)CPU響應(yīng)請(qǐng)求，把 CPU工作改成 DMA操作方式， DMA控制器從 CPU接管總線的控制 ? (3)由 DMA控制器對(duì)內(nèi)存尋址，即決定數(shù)據(jù)傳送的內(nèi)存單元地址及數(shù)據(jù)傳送個(gè)數(shù)的計(jì)數(shù)， ? (4)向 CPU報(bào)告 DMA操作的結(jié)束。 DMA直接內(nèi)存訪問(wèn) 60 DMA I/O CPU 存儲(chǔ)器 I/O控制器 DMA控制器 外設(shè) 外設(shè) CPU向 DMA控制器發(fā)送開(kāi)始地址、方向；然后，發(fā)射“開(kāi)始”命令。 DMA控制器 向外設(shè)提供握手信號(hào)；向存儲(chǔ)器提供地址和握手信號(hào)。 ROM RAM DMA 61 DMA直接內(nèi)存訪問(wèn) ——特點(diǎn) ? DMA控制器建立了外圍設(shè)備和內(nèi)存之間直接交換的數(shù)據(jù)通道，大大減輕了總線負(fù)荷。 ? 數(shù)據(jù)傳送過(guò)程是由 DMA控制器來(lái)實(shí)現(xiàn)控制的。 ? 主存需開(kāi)辟專(zhuān)用緩沖區(qū)，及時(shí)供給和接受數(shù)據(jù)。 ? 為了解決 CPU和 DMA同時(shí)訪問(wèn)內(nèi)存發(fā)生的沖突，DMA傳送常采用周期挪用。 62 DMA直接內(nèi)存訪問(wèn) ——DMA三種工作方式 ? CPU暫停方式 ? CPU周期竊取方式 ? DMA與 CPU交替訪內(nèi) 63 DMA三種工作方式 ? 停止 CPU訪問(wèn)內(nèi)存 ? CPU響應(yīng) DMA請(qǐng)求后，讓出存儲(chǔ)總線，直到一組數(shù)據(jù)傳送完畢后， DMA控制器才把總線控制權(quán)交還給CPU。采用這種方式的 I/O設(shè)備，在其接口中一般設(shè)置小容量的存儲(chǔ)器。 I/O設(shè)備先與小容量存儲(chǔ)器交換數(shù)據(jù)，然后由小容量存儲(chǔ)器與主機(jī)交換數(shù)據(jù)，這樣可減少 DMA傳送占用存儲(chǔ)總線的時(shí)間，減少CPU暫停工作時(shí)間。 64 DMA直接內(nèi)存訪問(wèn) ——DMA三種工作方式 ? CPU周期挪用方式 ? DMA控制器與主存儲(chǔ)器之間傳送一個(gè)數(shù)據(jù)，占用一個(gè) CPU周期，即 CPU暫停工作一個(gè)周期，然后繼續(xù)執(zhí)行程序。 65 DMA直接內(nèi)存訪問(wèn) ——DMA三種工作方式 ? DMA與 CPU ? 如果 CPU的工作周期比內(nèi)存存取周期長(zhǎng)很多，此時(shí)采用交替訪內(nèi)的方法可以使 DMA傳送和 CPU同時(shí)發(fā)揮最高的效率。這種方式不需要總線使用權(quán)的申請(qǐng)、建立和歸還過(guò)程，對(duì)于總線，可通過(guò)用C1， C2控制的多路轉(zhuǎn)換器，這種總線控制權(quán)的轉(zhuǎn)移幾乎不需要什么時(shí)間，所以對(duì) DMA傳送來(lái)講效率是很高的。 66 DMA直接內(nèi)存訪問(wèn) ——DMA三種工作方式 內(nèi)存工作時(shí)間 CPU控制并使用內(nèi)存 DMA控制并使用內(nèi)存 內(nèi)存工作時(shí)間 內(nèi)存工作時(shí)間 CPU控制并使用內(nèi)存 CPU控制并使用內(nèi)存 DMA控制并使用內(nèi)存 ?停止 CPU訪問(wèn)內(nèi)存 ?CPU周期挪用方式 ?直接訪問(wèn)存儲(chǔ)器工作方式 67 DMA直接內(nèi)存訪問(wèn) ——DMA控制器的組成 ? DMA控制器的組成： ? 寄存器組 ? 中斷控制邏輯 ? DMA請(qǐng)求觸發(fā)器 ? 傳輸線 68 DMA直接內(nèi)存訪問(wèn) ——DMA控制器的組成 ? 寄存器組 ? DMA地址寄存器 DMAR ? 外圍設(shè)備地址寄存器 ADR ? 字?jǐn)?shù)計(jì)數(shù)器 WCR ? 控制和狀態(tài)寄存器 CSR ? 數(shù)據(jù)緩沖寄存器 DBR 69 DMA直接內(nèi)存訪問(wèn) ——DMA控制器的組成 ? 中斷控制邏輯 ? DMA通道由 CPU程序準(zhǔn)備和啟動(dòng)，一旦啟動(dòng)后，數(shù)據(jù)傳送過(guò)程完全由 DMA接口實(shí)現(xiàn)；當(dāng) DMA傳送結(jié)束后，由 DMA接口中的中斷控制邏輯向 CPU發(fā)中斷申請(qǐng)，要求處理機(jī)做結(jié)束 處理工作。 70 DMA直接內(nèi)存訪問(wèn) ——DMA控制器的組成 ? DMA請(qǐng)求觸發(fā)器 ? 在批量數(shù)據(jù)傳輸過(guò)程中，每一個(gè)數(shù)據(jù)的交換都要向 CPU發(fā)一次 DMA請(qǐng)求，接口中設(shè)置 DMA觸發(fā)器，一次周期結(jié)束，在 CPU一側(cè)， DMA控制器清除，在設(shè)備一側(cè)，當(dāng)設(shè)備讀 /寫(xiě)操作完成后，則以完成信號(hào)回答接口，且使置 1，表示下次 DMA請(qǐng)求開(kāi)始。 71 DMA直接內(nèi)存訪問(wèn) ——DMA控制器的組成 ? 傳輸線： ? 傳輸線是 DMA接口和主機(jī) 和 DMA接口與 I/O設(shè)備兩個(gè)方向的數(shù)據(jù)線，地址線和控制信號(hào)線。 72 內(nèi)存 CPU 中斷機(jī)構(gòu) 控制 /狀態(tài)邏輯 DMA請(qǐng)求 標(biāo)志 內(nèi)存地址計(jì)數(shù)器 字計(jì)數(shù)器 數(shù)據(jù)緩沖寄存器 設(shè)備選擇 設(shè)備 DMA直接內(nèi)存訪問(wèn) —— DMA控制器的組成 73 DMA直接內(nèi)存訪問(wèn) ——DMA操作過(guò)程 ? DMA操作過(guò)程 ? DMA傳送前的預(yù)處理 ? DMA數(shù)據(jù)傳送 ? DMA的結(jié)束處理 74 DMA請(qǐng)求 DMA響應(yīng) 發(fā)送內(nèi)存地址 傳送一個(gè)字?jǐn)?shù)據(jù) DMA結(jié)束 修改 地址指針和字計(jì)數(shù)器 檢測(cè)傳送 是否結(jié)束？ DMA直接內(nèi)存訪問(wèn) —— DMA操作過(guò)程 75 DMA直接內(nèi)存訪問(wèn) ——DMA操作過(guò)程 ? DMA傳送前的預(yù)處理 ? 為了實(shí)現(xiàn)外圍設(shè)備和內(nèi)存之間數(shù)據(jù)直接成批的交換，必然把有關(guān)數(shù)據(jù)來(lái)源、去向和傳送數(shù)據(jù)的總數(shù)等信息