【文章內(nèi)容簡(jiǎn)介】 33) (334)圖38　HB抽取前后頻譜混疊圖圖37中的HB濾波器，在有一定過(guò)渡帶，因此，HB濾波器并不滿足抽取無(wú)混疊條件，必然會(huì)產(chǎn)生混疊。假設(shè)有一個(gè)全頻信號(hào)x(n)，經(jīng)過(guò)HB濾波器，2倍抽取前和抽取后的頻譜混疊圖38所示。從圖中可以看出， 0到的區(qū)間內(nèi)，只有區(qū)間是不混疊的，而在區(qū)間內(nèi)是有混疊的，因此，在這一頻段的信號(hào)經(jīng)2倍抽取后是無(wú)法恢復(fù)的，但是如果信號(hào)的頻帶全在內(nèi)，是可以恢復(fù)的[15]。所以，如果信號(hào)處于HB濾波器的通帶內(nèi)，濾波后再作抽取是安全的。從HB濾波器的幅頻特性可以看出一級(jí)HB濾波器只能用做2倍抽取前得抗混疊濾波，如果要實(shí)現(xiàn)2的n次冪抽取，就必須采用多級(jí)級(jí)聯(lián)的方式。 FIR濾波器 數(shù)字濾波器主要分為有限沖激響應(yīng)濾波器FIR和無(wú)限沖激響應(yīng)濾波器IIR兩類。在多速率信號(hào)處理中，由于FIR濾波器具有線性相位和穩(wěn)定性等優(yōu)點(diǎn)，該濾波器得到了廣泛的使用，其濾波器的設(shè)計(jì)也日趨成熟。 FIR濾波器原理假設(shè)N階FIR濾波器的沖激響應(yīng)函數(shù)為h(n)，其頻率響應(yīng)為 (335)其z域的傳輸函數(shù)形式為 (336)可以看出，F(xiàn)IR濾波器只在原點(diǎn)存在極點(diǎn)，因此，F(xiàn)IR濾波器具有很好的穩(wěn)定性。按照對(duì)稱方式的不同[4]，可以將FIR濾波器分為以下4種：H(n)為偶對(duì)稱,且N為奇數(shù) (337)H(n)為偶對(duì)稱,且N為偶數(shù)，不適合做高通濾波器 (338)H(n)為奇對(duì)稱,且N為奇數(shù)，不適合做高通和低通濾波器 (339)H(n)為奇對(duì)稱,且N為偶數(shù)，不適合做低通濾波器 (340)當(dāng)數(shù)字系統(tǒng)設(shè)計(jì)的時(shí)，應(yīng)用最多的是滿足線性相位的FIR濾波器。沖激響應(yīng)對(duì)中心點(diǎn)偶對(duì)稱是線性相位的FIR濾波器的必要條件，即滿足以下式子 (341)在以上所述的4種形式的FIR濾波器中，前兩種形式的FIR濾波器滿足線性條件。不論N是奇數(shù)還是偶數(shù)，濾波器的相位特性均可以表示為 (342)求和R1Rn1R0Rn乘法器乘法器乘法器 FIR的FPGA實(shí)現(xiàn)結(jié)構(gòu)圖39　FIR濾波器的串行改進(jìn)結(jié)構(gòu)fir濾波器的實(shí)現(xiàn)結(jié)構(gòu)有多種方法，應(yīng)用最多的是串行結(jié)構(gòu)，并行結(jié)構(gòu)和分布式結(jié)構(gòu)。采用串行結(jié)構(gòu)來(lái)實(shí)現(xiàn)時(shí)所使用的硬件資源較少，因此，本設(shè)計(jì)中采用串行結(jié)構(gòu)實(shí)現(xiàn)FIR濾波器，由于FIR濾波器具有對(duì)稱系數(shù)，因此可先進(jìn)行加法運(yùn)算，然后把結(jié)果在進(jìn)行串行乘累加運(yùn)算。改進(jìn)的串行結(jié)構(gòu)圖如圖39所示。 直接數(shù)字合成（DDS）技術(shù)DDS的工作原理[16]為：在參考時(shí)鐘的驅(qū)動(dòng)下，相位累加器對(duì)頻率控制字進(jìn)行線性累加，得到的相位碼對(duì)波形存儲(chǔ)器尋址，使之輸出相對(duì)應(yīng)的幅度碼，經(jīng)過(guò)A/D轉(zhuǎn)換得到相應(yīng)的階梯波，最后再使用低通濾波器進(jìn)行平滑濾波，得到所需頻率的波形，其結(jié)構(gòu)如圖310所示。圖310 DDS的結(jié)構(gòu)框圖相位累加器由N位加法器和N位累加寄存器級(jí)聯(lián)組成，結(jié)構(gòu)如圖311所示。每當(dāng)來(lái)一個(gè)時(shí)鐘脈沖，加法器就將頻率控制字K與累加寄存器輸出的數(shù)據(jù)相加，并且把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端。此時(shí)，累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以便加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制字相加。這樣，在時(shí)鐘脈沖的作用下，相位累加器不斷地對(duì)頻率控制字進(jìn)行線性累加。圖311 DDS相位累加器由此可以看出，每個(gè)時(shí)鐘脈沖到來(lái)時(shí)，相位累加器就會(huì)把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。將相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM），經(jīng)查找表查出，完成相位到幅值的轉(zhuǎn)換。DDS模塊的輸出頻率和系統(tǒng)工作頻率、相位累加器比特?cái)?shù)N及頻率控制字K相關(guān)，三者的數(shù)學(xué)關(guān)系為： (343)它的頻率分辨率，即頻率的變化間隔： (344)第4章 系統(tǒng)總體設(shè)計(jì)和核心模塊設(shè)計(jì) 多速率系統(tǒng)方案總體設(shè)計(jì) 多速率系統(tǒng)總結(jié)構(gòu)在第二章方案論證中，分析了三種實(shí)現(xiàn)方案，最終決定該系統(tǒng)采用CIC濾波器，HB濾波器、FIR濾波器和抽取器實(shí)現(xiàn)。多速率系統(tǒng)的第一級(jí)通常為CIC濾波器抽取，由于它沒(méi)有乘法器，只有加法器和寄存器，非常適合大倍數(shù)的抽取。所以原則上把總抽取倍數(shù)的80%的抽取任務(wù)都交給CIC完成。第二級(jí)HB濾波器抽取，使用該濾波器的原因在于與常規(guī)FIR濾波器相比，HB節(jié)省一半的硬件資源，更重要的是它的阻帶抑制比CIC好。將CIC和HB相結(jié)合就可以發(fā)揮各自的優(yōu)點(diǎn)，更好的實(shí)現(xiàn)抽取濾波。而最后一級(jí)采用FIR濾波器的目的在于精確濾波，通常FIR濾波以后不用再抽取了。FIR要嚴(yán)格按照信號(hào)的帶寬設(shè)計(jì)。該系統(tǒng)的多速率處理模塊原理框圖和原理圖分別如圖442所示：圖41 多速率處理模塊原理框圖圖42 多速率處理系統(tǒng)原理圖假設(shè)碼元率為R(bps)的二進(jìn)制信號(hào)，那么，其基帶信號(hào)S所含有的最大帶寬B為 (41)定義采樣率fs與S的最大帶寬B的比值為C，其表達(dá)式如下 (42)多速率系統(tǒng)能夠?qū)/D器件輸出數(shù)據(jù)的C值變小。通常，從A/D器件輸出的數(shù)據(jù)的C值比較大，在通過(guò)多速率處理系統(tǒng)后， C值會(huì)變小，即的值變小了。對(duì)于每一種速率，都應(yīng)該明確計(jì)算如下表中所示的參數(shù)，并根據(jù)表41的參數(shù)計(jì)算表42的參數(shù)。表41　　給定的參數(shù)表參數(shù)類型碼元速率基帶信號(hào)帶寬A/D采樣率符號(hào)RBfs單位bpsHzsps解釋每秒發(fā)送的碼元個(gè)數(shù)在數(shù)值上B=R每秒多少個(gè)采樣值表42　　需要計(jì)算的的參數(shù)表參數(shù)類型符號(hào)單位解釋輸入信號(hào)采樣率fssps每秒多少個(gè)采樣值理論輸出采樣率fsdsps每秒多少個(gè)采樣值總抽取倍數(shù)D倍D= int(fs/fsd)CIC抽取倍數(shù)D1倍D=D1*D2HB抽取倍數(shù)D2倍D=D1*D2本設(shè)計(jì)中，輸入信號(hào)采樣率為160M，輸出采樣率為20M?？偝槿”稊?shù)=8，由前面的分析可知，CIC用來(lái)實(shí)現(xiàn)較大倍數(shù)的抽取，HB更適合用于2倍的抽取。因此，本設(shè)計(jì)中，用CIC抽取濾波器實(shí)現(xiàn)4倍的抽取，HB抽取濾波器實(shí)現(xiàn)2倍的抽取。 核心模塊設(shè)計(jì) DDS模塊設(shè)計(jì)由第三章的理論闡述得知，DDS由相位累加器、相位加法器、正弦波形存儲(chǔ)表組成。分析DDS的工作原理可以看出，無(wú)論是波形存儲(chǔ)表的深度還是字節(jié)內(nèi)的比特?cái)?shù)，對(duì)DDS的性能影響都很大，都是DDS的關(guān)鍵參數(shù)[14]：1)正弦波形存儲(chǔ)器的地址數(shù)決定了相位量化誤差，一個(gè)N位的相位累加器對(duì)應(yīng)相位圓上2N個(gè)相位點(diǎn)，其最高分辨率為 (43)2)每個(gè)地址對(duì)應(yīng)的比特?cái)?shù)決定了幅度量化誤差，每個(gè)地址對(duì)應(yīng)的比特?cái)?shù)越多，量化誤差越小，DDS的性能越高，但ROM表占用的資源也會(huì)隨之增高。DDS模塊的輸出頻率、系統(tǒng)工作頻率、相位累加器比特?cái)?shù)N及頻率控制字K的數(shù)學(xué)關(guān)系為： (44)累加器的字長(zhǎng)決定了DDS的頻率精度，但由于受存儲(chǔ)容量的限制，為了有足夠高的頻率分辨率，累加器的位數(shù)要足夠大。要提高分辨率[17]，可以增大位數(shù)N，也可降低時(shí)鐘頻率，由于位數(shù)N的增大會(huì)使耗費(fèi)的時(shí)間變長(zhǎng)，因此，在保證輸出頻率的基礎(chǔ)上，可以通過(guò)降低參考頻率來(lái)提高分辨率。如果直接將累加器的輸出結(jié)果作為正弦查找表的輸入地址，正弦查找表將會(huì)變得很長(zhǎng)，這樣會(huì)浪費(fèi)存儲(chǔ)資源。為了解決存儲(chǔ)器容量過(guò)大的問(wèn)題，并不是將N位相位累加器全都用來(lái)尋址ROM。相反，只是取其中的高M(jìn)位來(lái)尋址ROM，而把低(NM)位舍去，同時(shí)保留累加器中所使用的位數(shù)。這種方法稱作相位截?cái)?。?jīng)過(guò)理論分析，本設(shè)計(jì)中采用32位的相位累加器，地址線采用高10位。由式（44）可以看出，只要知道其中的任意三個(gè)，就可以得到另一個(gè)的值。經(jīng)計(jì)算得，當(dāng)要輸出頻率為2M的正弦波時(shí)，頻率控制字K=53687091。該DDS模塊的框圖如圖43所示。圖43 DDS模塊框圖在本設(shè)計(jì)中，需要借助MATLAB生成ROM中的定點(diǎn)正、余弦波形數(shù)值。整體過(guò)程[16]主要分為下面3步：、余弦波形的浮點(diǎn)值，將數(shù)值量化成16bit的定點(diǎn)波形數(shù)值。詳細(xì)代碼見(jiàn)附件4。在C盤根目錄下，把每一行之間的空格替換成“，”，并在最后一行添加一個(gè)分號(hào)“；”。最后在文件的最開(kāi)始添加下面兩行：memory_initialization_radix=10。memory_initialization_vector=。然后保存退出。新建一個(gè)BLOCKRAM的IP Core，其位置為Memeriesamp。Storage Elements RAMsamp。ROMs Block Memory Generator ，在第一頁(yè)選擇single port rom，在第二頁(yè)選擇位寬為1深度為1024，然后雙擊finish，完成IP Core的生成。 CIC濾波器設(shè)計(jì)在第三章中已討論過(guò)， CIC濾波器結(jié)構(gòu)主要由三部分構(gòu)成：積分模塊，抽取模塊，梳妝模塊?，F(xiàn)就此三個(gè)模塊的具體設(shè)計(jì)和注意事項(xiàng)進(jìn)行相關(guān)闡述。設(shè)計(jì)CIC抽取濾波器時(shí)，主要需要考慮的參數(shù)有抽取因子D，級(jí)數(shù)N，數(shù)據(jù)位寬，內(nèi)部寄存器位寬,帶內(nèi)紋波，阻帶衰減。N級(jí)CIC抽取濾波器的實(shí)現(xiàn)結(jié)構(gòu)圖如圖44所示。其結(jié)構(gòu)表面上看來(lái)比較復(fù)雜，但實(shí)際上只有前述的三個(gè)核心模塊[17]：積分模塊，抽取模塊，梳妝模塊。D倍抽取圖44　　N級(jí)CIC抽取濾波器實(shí)現(xiàn)框圖　積分模塊積分模塊的時(shí)域和頻域表達(dá)式如下，從頻域表達(dá)式中可以看出，該積分器是一個(gè)非穩(wěn)定系統(tǒng)，從時(shí)域表達(dá)式中，可知該模塊的輸出可能無(wú) (45) (46)限增大。由于數(shù)字系統(tǒng)大多是有限位寬，因此該模塊的輸出很有可能導(dǎo)致溢出。在設(shè)計(jì)時(shí)，CIC濾波器中用于的積分模塊和梳狀模塊的寄存器都需要進(jìn)行補(bǔ)位運(yùn)算。假設(shè)輸入信號(hào)x(n)的位寬為，則可以通過(guò)式（47）求得CIC濾波器中寄存器的最小位寬 (47)其中，表示取大于或等于的最小整數(shù)。只要內(nèi)部寄存器的位寬大于，該系統(tǒng)就不會(huì)溢出。其中，D為抽取倍數(shù)，N為濾波器階數(shù)。其硬件電路實(shí)現(xiàn)結(jié)構(gòu)圖如圖45所示。圖45　　CIC積分模塊實(shí)現(xiàn)框圖　抽取模塊抽取模塊的時(shí)域表達(dá)式如下，即每D個(gè)點(diǎn)保留一個(gè)點(diǎn) (48)在實(shí)現(xiàn)數(shù)據(jù)的抽取時(shí)，可以通過(guò)對(duì)時(shí)鐘clk1分頻產(chǎn)生梳狀模塊的觸發(fā)時(shí)鐘clk2，由clk2控制數(shù)據(jù)的輸出。由于clk2比clk1的周期長(zhǎng)，因此，輸出數(shù)據(jù)的采樣率就下降了。其結(jié)構(gòu)原理圖如圖46所示，通過(guò)改變分頻器中D的值，就可以改變抽取倍數(shù)[18]。圖46　　CIC抽取模塊實(shí)現(xiàn)框圖在時(shí)鐘精度要求不是很高時(shí)，可以采用分頻產(chǎn)生所需要的時(shí)鐘信號(hào)。但是，在有些時(shí)候，由于一些原因，分頻所產(chǎn)生的信號(hào)會(huì)有毛刺產(chǎn)生[19]，特別是在精度要求很高的場(chǎng)合，分頻并不適用。在本設(shè)計(jì)中，不采用分頻時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)后續(xù)模塊，只是讓該信號(hào)充當(dāng)使能信號(hào)，驅(qū)動(dòng)后續(xù)模塊。　梳狀模塊梳狀濾波器模塊的時(shí)域和頻域表達(dá)式如下 (49) (410)其實(shí)就是一個(gè)差分電路，模塊輸出為當(dāng)前時(shí)刻值和前一個(gè)時(shí)刻值的差。實(shí)現(xiàn)結(jié)構(gòu)原理圖如圖47所示。圖47　　CIC梳妝模塊實(shí)現(xiàn)框圖　CIC參數(shù)計(jì)算從圖42可以看出，當(dāng)級(jí)數(shù)N確定后，不同抽取倍數(shù)的CIC濾波器在結(jié)構(gòu)上都是一致的，不同的是抽取因子D。而不同的D值會(huì)影響內(nèi)部寄存器位寬,帶內(nèi)紋波和阻帶衰減。因此，D值的大小，要按照信號(hào)的帶寬B，輸入采樣率fs和輸出采樣率fsd[20]綜合考慮，這些參數(shù)之間的關(guān)系以及計(jì)算步驟主要如下：（1）根據(jù)信號(hào)帶寬B、輸入采樣率fs和輸出采樣率fsd確定D的值和取值范圍 (411) （2）確定級(jí)數(shù)N：通過(guò)計(jì)算D值，求得對(duì)應(yīng)CIC的阻帶衰減，并和阻帶衰減比較，看看是否滿足實(shí)際需求（一般來(lái)說(shuō)，）。若不滿足，則需要增加級(jí)數(shù)，通過(guò)反復(fù)計(jì)算，最終確定級(jí)數(shù)N。(412)信號(hào)帶寬一定的情況下可以通過(guò)多級(jí)級(jí)聯(lián)的方式增大阻帶衰減。但隨著N的增加，通帶紋波會(huì)增大，N一般取4或者5。（3）確定抽取因子D的實(shí)際值：通過(guò)計(jì)算帶內(nèi)紋波，并和阻帶衰減比較，看看是否滿足實(shí)際需求（一般來(lái)說(shuō)，）。若不滿足，則需要增加級(jí)數(shù)，通過(guò)反復(fù)計(jì)算，最終確定D。