【文章內(nèi)容簡介】 可擴展性靈活性也是最差的 [[181 23 軟件無線電技術(shù)在本系統(tǒng)中的應用 在本系統(tǒng)中采用了軟件無線電技術(shù)可以在一個通用的硬件平臺上實現(xiàn)了多 種擴頻調(diào)制與射頻調(diào)制在本系統(tǒng)中主要在以下三個方面采用了軟件無線電技術(shù) 的思想 一不同數(shù)據(jù)信息速率 在硬件平臺與 PC 機通信中可以實現(xiàn)不同速率碼元的接收如 1200bps2400bps 和 9600bps 等等 二不同的擴頻序列 對于擴頻序列可以在以下兩個方面來實現(xiàn)不同擴頻序列的產(chǎn)生第一種方法 是對于一種擴頻序列方式可以生成不同序列周期長度如在本系統(tǒng)中主要是應用 m 序列所以可以根據(jù) m 序列的特征多項式來產(chǎn)生碼長為 631271023 等等不同 萬方數(shù)據(jù) 序列周期的擴頻序列第二種方式是產(chǎn)生不同編碼規(guī)則的擴頻序列除了在本系 統(tǒng)中主要應用 的 m序列以外還有線性序列 Gold序列和非線性序列 Bent序列和 GMW 序列等等 三不同的射頻調(diào)制方式 根據(jù)硬件平臺選用的 DDS 芯片 AD9851 的功能特點在本系統(tǒng)中主要實現(xiàn) 了三種 射頻調(diào)制方式 BPSKDBPSK 和 QPSK 調(diào)制方式它們的實現(xiàn)方式是通過產(chǎn)生用于 控制 AD9851 擴頻信號的不同相位控制字來實現(xiàn)的 萬方數(shù)據(jù) 第 3 章 主要芯片的構(gòu)成與性能 31DDS 芯片 字合成技術(shù) 直接數(shù)字合成 DDS 是一種基于波形存儲的頻率合成技術(shù) DDS 具有頻率轉(zhuǎn)換 時間短頻率分辨率高輸出分辨率高輸出相位連續(xù)相位噪聲小及可編程等 突出特點在通信和雷達等領(lǐng)域中得到了廣泛的應用本文介紹的 AD9851 就是一 個典型代表它具有頻率分辨率高相位可調(diào)接口簡單和功耗低等優(yōu)點當參 考時鐘比較精確的情況下能產(chǎn)生頻率和相位可調(diào)的穩(wěn)定的正弦波它和 DSP合 作使用可以直接完成 BPSKQPSK 等多種擴頻調(diào)制 DDS 的基本原理 圖 31 是 DDS 系統(tǒng)的一個基本結(jié)構(gòu)框圖主要有參考頻率源相位累加器 相位 加法器波形存儲器 ROM 數(shù)模轉(zhuǎn)換器 DAC 和低通濾波器 L〔 PF 構(gòu)成 __ 戶 vat 竺 譽 圖 3 一 1DDS 系統(tǒng)的基本結(jié)構(gòu)框圖 圖中相位累加器是 DDS 的核心作用是對頻率控制字進行線性累加波形存 儲器中所存的是一個函數(shù)波形表 一般是正弦或者余弦 對應不同的相位輸出該 輸出經(jīng)低通濾波器可得到所需的模擬波形 當相位累加器的字長為 N 時 DDS 的輸出頻率 fo 和頻率分辯率丫為 f0 fc 習 2 Af f 12N 當相位加法器的字長為 M 時輸出信號的最小可選相移和輸出相移分辨率為 萬方數(shù)據(jù) 凡 2 習 2m △幾目 2 習 2 所以通過控制頻率控制字 K 和相位頻率控制字 P 就可以有效的控制 DDS輸出 的模 擬信號的頻率和相位 851 芯片 AD9851是 AD公司采用先進 DDS 直接數(shù)字合成 技術(shù)采用 CMOs工藝推出的 具有高集成度 DDS 電路的器件它內(nèi)部包含高速高性能 DA 轉(zhuǎn)換器及高速比較 器可作為全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器外界精密時鐘源時 AD9851 可以產(chǎn)生一頻譜純凈頻率和相位都可以編程控制且穩(wěn)定性很好的模擬正 弦波這個正弦波能夠直接作為基準信號源或通過其內(nèi)部高速比較器轉(zhuǎn)換成方 波輸出作為靈敏時鐘產(chǎn)生器下面是關(guān)于 AD9851 的基本性能特點和引腳功能的 簡 單介紹 Iap 如圖 32 所示為 AD9851 芯片的內(nèi)部結(jié)構(gòu)圖 今雋 GNO DACRET REF CLOCKIN 」 MSUxLRTEIPFCLIELKR 八洲 ALOG OUT MASTER RESET 八拍八 LOG IN FREQUENCY UPDAT 日七 ATA R 尼 GISTER CLOCKOUT RESET 再 WORD LOAD CLOCKOUT CLOCK BITx 8BITSx 401LOADS SLOADS FR 印 UENC 丫 PHASE 八加 n〕 CONTROLDAT 八 INPUT 圖 32AD9851 芯片的內(nèi)部結(jié)構(gòu)圖 萬方數(shù)據(jù) 1 AD9851 主要特性 1 單電源工作 27 一 525V 2 工作溫度范圍 卜 45 850C 3 低功耗在 180MHz 系統(tǒng)時鐘下功率為 555mW 電源設置有休眠狀態(tài) 在該狀態(tài)下功率為 4MW 4 接口簡單可用 8 位并行口或串行口直接輸入時鐘相位控制數(shù)據(jù) 5 內(nèi)含 6 位參考時鐘倍乘器可避免外 部高速參考時鐘諧振器的需要 減少了由于外部時鐘源過高而可能產(chǎn)生的相位噪聲 6 頻帶寬正常輸出工作頻譜范圍為 0 一 M Hz 7 頻率分辨率高其創(chuàng)新是高速內(nèi)核可接受 32 位調(diào)頻字使得它在 180MHz 系統(tǒng)時鐘下輸出頻率的精度可達 004Hz 8 相位可調(diào)可接收來自單片機的 5 位相位控制字 2 AD9851 的引腳功能 D3 D4 D2 D5 0 D6 LSBDO 07 朋 SBISERIALLOAD PGND DGND 尸 VCC DVDD 訓舀 CLK RESET FtUD IOU 下 REFCLOCK IOUTB AGND AGND AVDD AVDD RSET DACBP VOUTN VINP VOUTP VINN 圖 33AD9851 的引腳圖 萬方數(shù)據(jù) 3 AD9851 控制方式 AD9851 內(nèi)部有 5 個輸入寄存器存儲來自外部數(shù)據(jù)總線的 32 位頻率 控制字 5 位相位控制字一位 6 倍參考時鐘倍乘器使能控制一位電源休眠功能 POWERDOWN 控制和一位邏輯 O4[go 寄存器接收數(shù)據(jù)的方式有并行和串行兩種方式 串行方式如圖 34 所示 DATA 一丁 1 一一 卜 一一 40W_CLKCYCLES 一叫 圖 34 串行方式 WCLK 上升沿到來把引腳 D7 上的數(shù)據(jù)按位串行移入到輸入寄存器當 40個值 輸入結(jié)束后任何 WeeCLK 上升沿的到來都會造成數(shù)據(jù)順序移出并導致原有數(shù)據(jù)無 效此時 FQUD端的上升脈沖就可以使 40位數(shù)據(jù)更新芯片的輸出頻率和相位發(fā)生 相應的變化 并行方式如圖 35 所示 r 口 _UD 卜 一一 tcF 翼撇擻撇舞瀚弱瀚瀚瀚撇瀚瀚撇麟麟 OUTPUTUPDATECANOCCUR 月 FTERANYWORDLOAD AN l 呂八日 YNCiRONOUSW ITHREFERENCECLOCK 圖 3 一 5 并行方式 是通過 8 位數(shù)據(jù)總線 DOD7 來完成全部 40 位控制數(shù)據(jù)的輸入復位信號 RESET有效會使輸入數(shù)據(jù)地址指針指向第一個輸入寄存器 WCLK上升沿寫入第一 萬方數(shù)據(jù) 組 8 位數(shù)據(jù)并把指針指向下一個 輸入寄存器連續(xù) 5 個 WCLK 上升沿后即完 成全部 40位控制數(shù)據(jù)的輸入此后 WCLK信號的邊沿無效當 FQUD上升沿到來 之際 40 位數(shù)據(jù)會從輸入寄存器被寫入頻率和相位控制寄存器更新 DDS 的輸出頻 率和相位同時把地址指針復位到第一個輸入寄存器等待著下一組新數(shù)據(jù)的寫 入 4[[21 32DSP 芯片 DSP 芯片又稱數(shù)字信號處理器是一種特別適用于進行實時數(shù)字信號處理的 微處理器它的主要特點是 1 哈佛結(jié)構(gòu)