史上最全的多功能數(shù)字電子鐘eda技術(shù)課程設(shè)計(jì)報(bào)告veriloghdl語(yǔ)言實(shí)現(xiàn)(編輯修改稿)
2024-12-16 04:07 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 entity，如圖13。 圖 13 （ 2）編譯，如圖 14 所示操作。 圖 14 編譯無誤后，可做功能仿真。 10 （ 3）仿真，先建立一個(gè)波形激勵(lì)文件，單擊 ，選擇 vector waveform file。打開波形編輯器（圖 15），在波形編輯器窗口的 name列空白處雙擊，打開圖 16。 圖 15 圖 16 單擊 node finder,打開圖 17。 圖 17 11 在圖 17里設(shè)置 Filter為 pins:all，單擊 list，如圖 18左框所示，列出端口，單擊 ，添加端口到波形編輯器，如圖 18右框所示。 圖 18 連續(xù)點(diǎn)擊兩次 OK，得圖 19 圖 19 分組，按 Ctrl 鍵選中需要分為一組的端口，在陰影處右擊，選擇 Grouping/Group(如圖 20），分為一組，并在彈出的命名框中，命名為 Hl,如圖 21，單擊 OK，這樣小時(shí)的低四位設(shè)置完成。 圖 20 12 圖 21 用同樣的方法設(shè)置小時(shí)的高四位，并命名為 Hh,完成后得到圖 22。 圖 22 然后設(shè)定仿真結(jié)束的時(shí)間，如圖 23，這里設(shè)置為 2us，如圖 24。 圖 23 13 圖 24 點(diǎn)擊 OK，并保存 ，注意波形名改為指 定的文件名，如圖 25。 圖 25 首先選定輸入信號(hào) CPH，單擊 CPH就選定 CPH，如圖 26 圖 26 單擊 ，打開圖 27，并設(shè)置參數(shù)，點(diǎn)擊 OK。 14 圖 27 CPH的波形如下圖 28： 圖 28 然后設(shè)置 RD，選擇 RD，單擊 ，將 RD全設(shè)為高電平。 圖 29 設(shè)置仿真類型， Assignments/Settings,如圖 30。 圖 30 單擊 Simulator Settings，選擇仿真類型為功能仿真，即設(shè)置 Simulator mode為 Functional,如圖 31，點(diǎn)擊 OK。 15 圖 31 然后，生成功能仿真網(wǎng)表文件，選擇 Processing/Generate Functional Simulation Netlist。 圖 32 圖 33 現(xiàn)在，可以仿真了，點(diǎn)擊 ，生成仿真結(jié)果，如圖 34 圖 34 由仿真波形可知：① Hl 作個(gè)位計(jì)數(shù)， Hh 作十位計(jì)數(shù)；②當(dāng)小時(shí)的高四位為 0、 1 時(shí)，小時(shí)的低四 16 位為 9 時(shí)，在下一個(gè)時(shí)鐘的上升沿來之后，高四位加一；③當(dāng)小時(shí)的高 四位為 2，同時(shí)低四位為 3時(shí)，小時(shí)的高低四位都清零。實(shí)現(xiàn)了從 00 到 23 的循環(huán)計(jì)數(shù)，其結(jié)論是符合時(shí)計(jì)時(shí)規(guī)律，邏輯電路設(shè)計(jì)正確。 （ 4）經(jīng)仿真確認(rèn)無誤后，將當(dāng)前設(shè)計(jì)打包，按圖 35操作，打包后生成 24 進(jìn)制計(jì)數(shù)器的符號(hào)，如圖 36。 圖 35 圖 36 分鐘計(jì)時(shí)模塊 （ 1）〝 分 〞 計(jì)時(shí)功能電路 Verilog 語(yǔ)言描述 module counter60m(M,CP60M,CPM,RD)。 output [7:0]M。output CP60M。 input CPM。input RD。 reg [7:0]M。 wire CP60M。 always@(negedge RD or posedge CPM) begin if(!RD) //RD為低電平時(shí)， begin M[7:0]=0。end //分輸出 M清零。 else begin if((M[7:4]==5)amp。amp。(M[3:0]==9)) //到 59時(shí)， begin M[7:0]=0。end //分輸出 M清零。 else begin if(M[3:0]==9) //分鐘個(gè)位到 9時(shí)，其分鐘個(gè)位清零。 17 begin M[3:0]=0。 if(M[7:4]==5) //如果分鐘十位此時(shí)巧好也到 5時(shí) , begin M[7:4]=0。end //其分鐘十位也清零。 else M[7:4]=M[7:4]+1。 //
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1