【文章內(nèi)容簡介】 McCellan算法在線性相位FIR濾波器設(shè)計(jì)中，和是零相位頻率響應(yīng)。因此，設(shè)計(jì)的方偉是迭代調(diào)整濾波器的參數(shù)，以便使加權(quán)誤差最小，得到的線性相位FIR濾波器，通常稱為等波紋FIR濾波器。長度為N+1的線性相位FIR濾波器的頻率響應(yīng)的一般形式為。式中幅度響應(yīng)是的實(shí)函數(shù)。在這種情況下，加權(quán)誤差函數(shù)定義為。式中是期望的幅度響應(yīng)；是一個(gè)正的權(quán)重函數(shù)。在指定的頻帶中，選擇合適的來控制峰值誤差的大小。ParksMcCellan算法可以迭代地調(diào)整幅度響應(yīng)的系數(shù)，直到的峰值絕對值最小。4種類型的線性相位FIR濾波器的幅度響應(yīng)表達(dá)式可以用統(tǒng)一的形式來表示，因此，可以用同樣的算法來設(shè)計(jì)4中濾波器（表1）中的任意形式1中。4種類型線性相位FIR濾波器的幅度響應(yīng)可以表示為由此，可以得到加權(quán)逼近函數(shù)的修正形式為若使用記號和則上式可以重寫為這就是加權(quán)逼近誤差函數(shù)的最終表達(dá)式。利用這一表達(dá)式，線性相位FIR濾波器的加權(quán)切比雪夫等波逼近問題可看成是求一組系數(shù)可表示成或或或]。在系數(shù)確定以后，由原幅度響應(yīng)的系數(shù)計(jì)算得到吧濾波器的系數(shù)，使其在完成逼近的各個(gè)頻帶上（這里只指通帶或阻帶），的最大絕對值達(dá)到極小。對于線性相位濾波器設(shè)計(jì)的切比雪夫等波紋逼近法，引進(jìn)了逼近理論的一個(gè)定理，即瑞米茲（Remez）交錯算法。這是一種高效的迭代算法，它假設(shè)已知濾波器長度N(或L)和比率。如果選擇了權(quán)函數(shù)，也正確地選擇了階數(shù)N，并且設(shè)，就可以得到解。濾波器技術(shù)指標(biāo)中給出了因此需要設(shè)定N的值。凱澤提出了一個(gè)簡單的公式來逼近N，即由于N是近似的，最大誤差可能不等于。如果出現(xiàn)這種情況，需要增加N或減少N，再次用Remez算法確定一個(gè)新的。重復(fù)此過程至。這樣就得到了等波濾波器。 奈奎斯特三大準(zhǔn)則 數(shù)字信號在傳輸過程中產(chǎn)生二種畸變：疊加干擾與噪聲，出現(xiàn)波形失真。瑞典科學(xué)家奈奎斯特在1928年為解決電報(bào)傳輸問題提出了數(shù)字波形在無噪聲線性信道上傳輸時(shí)的無失真條件，稱為奈奎斯特準(zhǔn)則。 奈奎斯特三大準(zhǔn)則： 奈奎斯特第一準(zhǔn)則：抽樣點(diǎn)無失真準(zhǔn)則，或無碼間串?dāng)_（ISIFree)準(zhǔn)則 奈奎斯特第二準(zhǔn)則：轉(zhuǎn)換點(diǎn)無失真準(zhǔn)則，或無抖動（JitterFree）準(zhǔn)則 奈奎斯特第三準(zhǔn)則：波形面積無失真準(zhǔn)則。 第一準(zhǔn)則：抽樣值無失真。即如果信號經(jīng)傳輸后整個(gè)波形發(fā)生了變化，但只要其特定點(diǎn)的抽樣值保持不變，那么用再次抽樣的方法仍然可以準(zhǔn)確無誤地恢復(fù)原始信碼。奈奎斯特第一準(zhǔn)則規(guī)定帶限信道的理想低道截止頻率為fH時(shí)，最高的無碼間干擾傳輸?shù)臉O限速度為2fH。例如，信道帶寬為2000Hz時(shí)，每秒最多可傳送4000個(gè)二進(jìn)制碼元。一路數(shù)字電話速率為64kbit/s，則無碼間干擾的信道帶寬為32kHz。 第二準(zhǔn)則：轉(zhuǎn)換點(diǎn)無失真。有控制地在某些碼元的抽樣時(shí)刻引入碼間干擾，而在其余碼元的抽樣時(shí)刻無碼間干擾，就能使頻帶利用率達(dá)到理論上的最大值，同時(shí)又可降低對定時(shí)精度的要求。通常把滿足奈奎斯特第二準(zhǔn)則的波形稱為部分響應(yīng)波形。利用部分響應(yīng)波形進(jìn)行傳送的基帶傳輸系統(tǒng)稱為部分響應(yīng)系統(tǒng)。 第三準(zhǔn)則：脈沖波形面積保持不變。即如果在一個(gè)碼元間隔內(nèi)接收波形的面積正比于發(fā)送矩形脈沖的幅度，而其他碼元間隔的發(fā)送脈沖在此碼元間隔內(nèi)的面積為零，則接收端也能無失真地恢復(fù)原始信碼。本課題選用SDR無線電實(shí)驗(yàn)箱，本實(shí)驗(yàn)平臺采用數(shù)字中頻設(shè)計(jì)方案，系統(tǒng)整體采用FPGA+AD/DA+RF的架構(gòu)，實(shí)現(xiàn)可以重配置的通信系統(tǒng)。實(shí)驗(yàn)平臺分為以下部分： 核心板：FPGA實(shí)現(xiàn)全數(shù)字通信系統(tǒng)，主要包括基帶信號處理與中頻信號處理兩部分。 底板：承載FPGA核心板，以及外設(shè)接口。 模數(shù)轉(zhuǎn)換器（ADC）/數(shù)模轉(zhuǎn)換器（DAC）：AD/DA實(shí)現(xiàn)數(shù)字信號與模擬信號的轉(zhuǎn)換。 射頻（RF）單元：RF實(shí)現(xiàn)模擬信號的發(fā)射與接收。該軟件無線電實(shí)驗(yàn)平臺主要由系統(tǒng)底板（接口板）、FPGA核心板、高速并行AD/DA模塊和RF模塊構(gòu)成。 FPGA開發(fā)工具簡介與使用 ISE簡介Foundation Series ISE(簡稱ISE)是由著名的可編程期間開發(fā)Xilinx公司提供的集成化開發(fā)平臺，ISE的主要功能包括設(shè)計(jì)輸入、綜合、仿真、實(shí)現(xiàn)和下載，涵蓋了FPGA開發(fā)的全過程。（1） 設(shè)計(jì)輸入 ISE提供的設(shè)計(jì)輸入工具包括用于HDL代碼輸入和查看報(bào)告的ISE文本編輯器（The ISE Text Editor），用于原理圖編輯的工具ECS(The Engineering Capture System),用于狀態(tài)機(jī)設(shè)計(jì)的StateCAD及用于約束文件編輯的Constraint Editor等。（2） 綜合 ISE的綜合工具不但包含了Xilinx自身提供的綜合工具XST，同時(shí)還可以內(nèi)嵌Mentor Graphics公司的LeonardoSpectrum和Synplicity公司的Synplify，實(shí)現(xiàn)無縫鏈接。（3） 仿真 ISE本身自帶了一個(gè)具有圖形化波形編輯功能的仿真工具HDL Bencher，同時(shí)又提供了使用Model Tech公司的ModelSim進(jìn)行仿真的接口。（4） 實(shí)現(xiàn) 此功能包括了翻譯、映射、布局布線的，還具備時(shí)序分析、管腳指定以及增量設(shè)計(jì)等高級功能。（5） 下載下載功能包括了BitGen，用于將布局布線后的設(shè)計(jì)文件轉(zhuǎn)換為位流文件，還包括了IMPACT，功能是進(jìn)行設(shè)備配置和通信，控制將程序燒寫到FPGA芯片中。 使用ISE進(jìn)行FPGA設(shè)計(jì)的流程框圖設(shè)計(jì)驗(yàn)證：設(shè)計(jì)輸入功能仿真設(shè)計(jì)綜合設(shè)計(jì)實(shí)現(xiàn)靜態(tài)時(shí)序分析優(yōu)化時(shí)序仿真反標(biāo)注FPGA映射布局布線生成位流電路驗(yàn)證下載到Xilinx 器件 ISE設(shè)計(jì)框圖 Modelsim仿真工具簡介與安裝 Modelsim是由Model公司開發(fā)的一款強(qiáng)大的仿真軟件。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個(gè)程序分步執(zhí)行，使設(shè)計(jì)者直接看到它的程序下一步要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，是目前業(yè)界最通用的仿真器之一。其功能側(cè)重于編譯和仿真，不具備制定編譯的器件和下載配置的能力，因此需要與ISE等軟件關(guān)聯(lián)使用。第三章 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)根據(jù)DCR協(xié)議，基帶信號處理過程，主要包括4部分的設(shè)計(jì)，分別是調(diào)制過程的成型濾波器、解調(diào)過程的匹配濾波器、Isinc函數(shù)濾波器、幀同步檢測器。本文的主要工作是實(shí)現(xiàn)調(diào)制過程的成型濾波器、解調(diào)過程的匹配濾波器，這兩個(gè)濾波器在實(shí)現(xiàn)上是一樣的。，調(diào)制過程包括組幀、零點(diǎn)內(nèi)插、成形濾波、Sinc濾波、DA轉(zhuǎn)換經(jīng)過無線發(fā)送模塊發(fā)送出去；解調(diào)過程首先接收信號經(jīng)過AD轉(zhuǎn)換進(jìn)入FPGA內(nèi)，然后經(jīng)過匹配濾波、Isinc濾波、采樣判決、最后進(jìn)行幀同步檢測。調(diào)制解調(diào)器基帶信號處理RxA/DSwSinc濾波器成形濾波器零點(diǎn)內(nèi)插組幀TA、x調(diào)制解調(diào)器基帶信號處理TxD/A匹配濾波器Isinc濾波器采樣判決器幀同步檢測 DCR標(biāo)準(zhǔn)4FSK調(diào)制解調(diào)系統(tǒng)a) DCR標(biāo)準(zhǔn)4FSK調(diào)制過程DCR標(biāo)準(zhǔn)：語音信號首先進(jìn)行組幀，然后經(jīng)過零點(diǎn)內(nèi)插，成形濾波器和Sine函數(shù)濾波器，經(jīng)過D/A，最后由射頻模塊發(fā)送出去。具體過程如下：(1)組幀：將語音信號按DCR標(biāo)準(zhǔn)進(jìn)行組幀，總共分為2種幀格式，同步脈沖SB0，通信用信道SC。(2)零點(diǎn)內(nèi)插：對每一幀數(shù)據(jù)按DCR符號化準(zhǔn)則進(jìn)行電平轉(zhuǎn)換，由二進(jìn)制變換為四進(jìn)制。設(shè)定每個(gè)符號周期采樣4個(gè)值，則在每2個(gè)原四電平信號之間等間隔插入3個(gè)零值點(diǎn)。(3)成形濾波器和Sine函數(shù)濾波器：成形濾波器 采用均方根升余弦滾降濾波器，其頻率響應(yīng)滿足升余弦特性?？梢詾V除高頻成分，限制信號的頻帶和降低碼間串?dāng)_。b) DCR標(biāo)準(zhǔn)4FSK解調(diào)過程從射頻接收來的信號先經(jīng)A/D采樣，轉(zhuǎn)換成數(shù)字信號，通過匹配濾波器，Isinc函數(shù)濾波器，抽樣判決器，最后通過幀同步檢測器恢復(fù)出數(shù)字信號。(1)匹配濾波器和Isinc函數(shù)濾波器：接收濾波器與調(diào)制過程的成形濾波器完全相同。Isinc函數(shù)濾波器采用切比雪夫等波紋濾波器進(jìn)行設(shè)計(jì)，可以有效減少碼間串?dāng)_，校準(zhǔn)波形。(2)抽樣判決器：設(shè)定合適判決閾值恢復(fù)四電平信號，然后再轉(zhuǎn)換為二電平信號。(3)幀同步檢測：查找每一幀數(shù)據(jù)的幀頭和幀同步字，確定幀起始位置后進(jìn)行解幀，恢復(fù)出原來數(shù)據(jù)。本文主要研究工作是在調(diào)制解調(diào)器基帶信號處理部分的相關(guān)數(shù)字濾波器設(shè)計(jì)。 VHDL語言概述VHDL是硬件描述語言，即Very High Hardware Description Language的簡稱。 VHDL語言于1982年誕生，1987年底，它被美國國防部和IEEE定為標(biāo)準(zhǔn)硬件描述語言，這個(gè)標(biāo)準(zhǔn)公布后，很多開發(fā)EDA工具的公司推出了自己開發(fā)環(huán)境，或宣布自己開發(fā)的設(shè)計(jì)環(huán)境可與VHDL兼容，此后，VHDL語言得到了快速發(fā)展，在電子設(shè)計(jì)領(lǐng)域也獲得了廣泛的認(rèn)可。1993年，IEEE經(jīng)過修改發(fā)布了新的VHDL版本，從系統(tǒng)描述和更高的抽象層次擴(kuò)展VHDL語言。VHDL語言是用于實(shí)現(xiàn)硬件電路的一種高級語言，最初由美國國防部開發(fā)VHDL語言，主要是為了提高美軍武器的可靠性和縮短武器研制周期的一種使用范圍較窄的設(shè)計(jì)語言。VHDL語言主要用于數(shù)字系統(tǒng)設(shè)計(jì)的行為、結(jié)構(gòu)、功能以及接口等功能的描述，采用VHDL語言設(shè)計(jì)硬件電路一般采用自上而下的設(shè)計(jì)方法，即先從整體結(jié)構(gòu)設(shè)計(jì)，再向下細(xì)化各個(gè)模塊的具體實(shí)現(xiàn)，分模塊調(diào)試驗(yàn)證，最后將各個(gè)模塊連接在一起進(jìn)行調(diào)試。目前，世界主流的硬件描述語言有VHDL和Verilog兩種，在1995年Verilog硬件描述語言成為IEEE標(biāo)準(zhǔn)。這兩種語言有以下共同特點(diǎn)：1) 均能抽象描述電路的行為和結(jié)構(gòu)；2) 均能采用層次化