【文章內(nèi)容簡(jiǎn)介】 種邊緣連接方法稱為啟發(fā)式搜索[25]。曲線擬合方法適用于邊緣點(diǎn)分布比較稀疏的情況，這時(shí)可以根據(jù)這些邊緣點(diǎn)確定一組線段或曲線作為目標(biāo)輪廓。曲線擬合的實(shí)現(xiàn)方法有多種，這里僅介紹一種簡(jiǎn)單方法。假設(shè)在邊界上兩個(gè)斷點(diǎn)A、B之間存在一組稀疏分布的邊緣點(diǎn)，我們首先用直線連接A、B，然后計(jì)算分布在A、B之間的邊緣點(diǎn)到直線AB的垂直距離，選擇距離最大的點(diǎn)C并且用線段AC、CB代替AB作為連接路徑，如此不斷循環(huán)直到剩余的不在邊界上的邊緣點(diǎn)距離最近的線段的距離小于某個(gè)設(shè)定值為止。Hough變換的目標(biāo)是尋找一種從區(qū)域邊界到參數(shù)空間的變化，用大多數(shù)邊界點(diǎn)滿足的對(duì)應(yīng)的參數(shù)來(lái)描述這個(gè)區(qū)域的邊界。對(duì)于區(qū)域邊界中少量的間斷情形，尋找到了一種描述它們的有效方法。5）區(qū)域增長(zhǎng)法區(qū)域增長(zhǎng)法是一類直接在圖像的空間域中進(jìn)行分割的方法?；诙攘靠臻g的空間域聚類法和基于邊緣的分割方法由于只利用了灰度信息與邊緣信息二者之一，致使在空間域的分割中出現(xiàn)了一系列問題。在圖像空間域，對(duì)每一象素或它的某鄰域，根據(jù)灰度、邊緣、紋理等特征定義它們的性質(zhì)向量，用圖論工具比較相連接象素的性質(zhì)向量。在預(yù)先定義的相似性準(zhǔn)則下，若它們足夠相似則作為同一分割而歸并。此方式使具有相似性質(zhì)向量的區(qū)域不斷增長(zhǎng)，最后形成分割圖像諸區(qū)域。這種圖像分割方法稱為區(qū)域增長(zhǎng)。最簡(jiǎn)單的區(qū)域增長(zhǎng)技術(shù)在定義性質(zhì)向量時(shí)基于單個(gè)象素，這種方法不能充分發(fā)揮區(qū)域增長(zhǎng)技術(shù)的優(yōu)勢(shì)。區(qū)域增長(zhǎng)技術(shù)中最重要、最有效的方法是基于象素的某鄰域定義性質(zhì)向量，這種方法成為混合型鏈結(jié)的區(qū)域增長(zhǎng)。區(qū)域增長(zhǎng)的歸并過(guò)程的實(shí)現(xiàn)算法是遞歸的，以混合型鏈結(jié)的區(qū)域增長(zhǎng)為例，歸并過(guò)程的梗概為：對(duì)初始分割的諸區(qū)域用它們相應(yīng)的性質(zhì)向量對(duì)它們做描述，在迭代的每一步，性質(zhì)向量用借以構(gòu)成它的最佳擬合鄰域的性質(zhì)向量的某種函數(shù)來(lái)代替。在迭代收斂以后，具有相似性質(zhì)向量的區(qū)域連通集合合并成新的區(qū)域[2]。雖然理論上區(qū)域增長(zhǎng)技術(shù)能夠綜合應(yīng)用邊緣信息與區(qū)域信息，應(yīng)具有較好的分割效果，但是實(shí)際上區(qū)域增長(zhǎng)方法復(fù)雜、計(jì)算量大，在工程課題中一般不采用；另外區(qū)域增長(zhǎng)法還有一個(gè)很大的缺點(diǎn)是在定義性質(zhì)向量與相似性準(zhǔn)則時(shí)依賴于難以確定的參數(shù)，對(duì)于同一幅圖像，這些參數(shù)稍有不同就會(huì)導(dǎo)致分割結(jié)果很大差異。綜上所述，基于邊緣檢測(cè)的圖像分割方法難以生成閉和的區(qū)域邊界，基于反復(fù)迭代的區(qū)域增長(zhǎng)法計(jì)算量較大，在一般情況下，實(shí)用性較強(qiáng)的圖像分割方法仍然是基于度量空間的空間域聚類；而傳統(tǒng)的基于度量空間的空間域聚類法大都是基于對(duì)灰度直方圖的分析，這類方法的缺點(diǎn)是在背景亮度不均勻條件下難以確定合適的閾值。綜合利用灰度信息和邊緣信息、分別在灰度圖像和邊緣圖像中尋找分割目標(biāo)物和背景的特點(diǎn)并且在分割算法中應(yīng)用是一種提高圖像分割質(zhì)量的重要途徑。6）中值濾波中值濾波是一種非線性信號(hào)處理技術(shù)，是一種比較有效的抑制噪聲方法。在一維形式下，中值濾波器是一個(gè)包含奇數(shù)個(gè)象素的滑動(dòng)窗口，窗口正中的那個(gè)象素的灰度值用窗口內(nèi)各象素灰度值的中值代替。在二維形式下，中值濾波器可以用某種形式的窗口，如方窗或十字型窗等，一個(gè)象素的灰度值被包圍它的窗口內(nèi)的所有象素值的中值取代。采用中值濾波是對(duì)均值濾波的一種改進(jìn)，它的優(yōu)勢(shì)在于：（1）在濾波過(guò)程中不會(huì)產(chǎn)生新象素值。（2）對(duì)于脈沖式的灰度跳躍平滑效果較好。在設(shè)計(jì)中值濾波算法時(shí)，如果在每個(gè)方窗內(nèi)都獨(dú)立地用排序的方法計(jì)算中值，程序的復(fù)雜性很高。為了提高程序的執(zhí)行速度，我們?cè)O(shè)計(jì)了以下的快速算法，在每一行只對(duì)最左側(cè)窗口內(nèi)的象素獨(dú)立地進(jìn)行排序，對(duì)于其它窗口利用其中屬于左側(cè)已排序窗口的象素的有序性減少計(jì)算量。 系統(tǒng)標(biāo)定在亮帶細(xì)化和坐標(biāo)變換中，有八個(gè)參數(shù)需要確定，系統(tǒng)標(biāo)定的首要任務(wù)就是要得到這些參數(shù)。為此必須列出八個(gè)方程式，也就是說(shuō)必須利用四對(duì)相應(yīng)控制點(diǎn)的已知坐標(biāo)。當(dāng)控制點(diǎn)數(shù)大于四時(shí)，采用最小二乘法，選擇最佳控制點(diǎn)。為了在工作中參數(shù)保持不變光源與攝像機(jī)應(yīng)安裝在一個(gè)堅(jiān)固構(gòu)件上，使其相對(duì)幾何位置保持不變。光源照射平面應(yīng)與鋼軌縱軸保持垂直。作到上述兩點(diǎn)，就能保證標(biāo)定參數(shù)不變。在標(biāo)定中應(yīng)采用圖 10所示網(wǎng)格狀標(biāo)定圖。標(biāo)定圖應(yīng)滿足下列條件：第一，標(biāo)定圖各網(wǎng)格交叉點(diǎn)相對(duì)于物方直角坐標(biāo)系的坐標(biāo)應(yīng)是精確已知的，設(shè)為(Xb,Yb)。 第二，標(biāo)定圖應(yīng)安裝在亮帶中心線平面中，并與光源，攝像機(jī)鋼性連接在一起。標(biāo)定時(shí)采集標(biāo)定圖的圖像，用鼠標(biāo)點(diǎn)擊各交叉點(diǎn)（最少4點(diǎn)），得到點(diǎn)擊點(diǎn)在像平面直角坐標(biāo)系中的坐標(biāo)，設(shè)為（xb,yb）。將對(duì)應(yīng)點(diǎn)坐標(biāo)（Xb，Yb），（xb,yb）代入式（17）（18）中得 Xb=cosAsinA+dX Yb=sinA+cosA+dY 用四對(duì)點(diǎn)即可得到八個(gè)這樣的方程，就可以解出八個(gè)參數(shù)：f, H,k，A，△x(dx)，△y(dy)，△X(dX)，△Y(dY)。 圖10 系統(tǒng)構(gòu)成 在上述方案論證、模型研究的基礎(chǔ)上及按實(shí)現(xiàn)該檢測(cè)模型基本配置要求得到系統(tǒng)的結(jié)構(gòu)如圖11所示：檢測(cè)梁 19英寸機(jī)柜 圖11該系統(tǒng)的結(jié)構(gòu)為左、右軌對(duì)稱方式。線型激光器、攝像頭被安裝在系統(tǒng)的檢測(cè)梁中，該梁懸掛在車體下部,圖像采集卡及FPGA圖像處理卡、計(jì)算機(jī)被安裝在19英寸機(jī)柜中。軟件系統(tǒng)包括一套圖像實(shí)時(shí)采集及處理的操作系統(tǒng)和檢測(cè)結(jié)果處理軟件，圖像實(shí)時(shí)采集及處理的操作系統(tǒng)與圖像采集卡及FPGA卡配合使用，從而構(gòu)成一套圖像信息的高速處理系統(tǒng)。該系統(tǒng)共有8個(gè)視頻處理通道，每個(gè)通道圖像數(shù)據(jù)處理速度為60場(chǎng)/秒。因此，系統(tǒng)必須采用高速測(cè)量卡（下稱測(cè)量卡）的結(jié)構(gòu)方式，以滿足實(shí)時(shí)地采集鋼軌圖像，并從數(shù)字化的圖像中分析、測(cè)量出軌距值。為了適應(yīng)在高速運(yùn)行狀態(tài)下進(jìn)行測(cè)量，要求使用多塊測(cè)量卡并行處理。測(cè)量卡的視頻制式兼容PAL和NTSC兩種制式，分辨率為576*768，可以單場(chǎng)或單幀處理圖像；測(cè)量卡通過(guò)PCI總線與PC連接，與PC及工業(yè)PC系統(tǒng)兼容；測(cè)量卡的測(cè)量精度為： 177。 （CCD器件的失真和損失不計(jì)）。測(cè)量卡提供二值化的圖像數(shù)據(jù)。測(cè)量卡的結(jié)構(gòu)示意圖12所示:存儲(chǔ)控制視頻輸入圖像緩存1圖像緩存2圖像細(xì)化坐標(biāo)變換模數(shù)轉(zhuǎn)換工作緩存1工作緩存2ISA通訊（FPGA）10K100ARC2SAA7111AT89C51I2C初始化模擬視頻信號(hào)圖12 目前，視頻圖像實(shí)時(shí)處理技術(shù)方案分為兩類，一是以軟件為基礎(chǔ)的方案，二是以硬件為基礎(chǔ)的方案。在軟件方案中，圖像處理運(yùn)算在通用的CPU上用軟件實(shí)現(xiàn)。該方案很靈活且成本低，但是速度慢不支持并行運(yùn)算，不宜用于視頻圖像實(shí)時(shí)處理。在硬件方案中，圖像處理運(yùn)算用專用的LSI器件（ASIC）實(shí)現(xiàn)，速度快，支持并行處理，并且已開發(fā)出許多實(shí)現(xiàn)圖像處理運(yùn)算的ASIC器件可供選用，如富氏變換，Hough變換，相關(guān)運(yùn)算等。該方案的主要缺點(diǎn)是設(shè)計(jì)開發(fā)成本高，時(shí)間長(zhǎng)，修改設(shè)計(jì)很不方便?？傊浖桨赋杀镜挽`活但速度慢；硬件方案速度高但不夠靈活且成本高。現(xiàn)場(chǎng)可編程門陣列（FPGA）恰好能解決這一矛盾。FPGA是一種特殊的VLSI器件，用戶可以用它編程實(shí)現(xiàn)各種邏輯電路。用戶可以先設(shè)計(jì)出實(shí)現(xiàn)某一圖像處理運(yùn)算的專用邏輯電路，而后再用FPGA實(shí)現(xiàn)這一電路。由于該運(yùn)算是用硬件電路實(shí)現(xiàn)的，因而能滿足高速實(shí)時(shí)要求；由于該運(yùn)算是用FPGA編程重構(gòu)而成的，因而可以滿足靈活和低成本要求。未來(lái)的ASIC將越來(lái)越多的采用市場(chǎng)上可以買到的IP（Intellectual Property）核。這些IP核或者是電路圖，或者是用硬件描述語(yǔ)言（如VHDL或Verilog）寫成的軟件包。這就可以減少開發(fā)時(shí)間，因?yàn)樗玫膯卧娐肪言诓煌瑧?yīng)用中得到驗(yàn)證。FPGA在容量（單個(gè)芯片的等效門數(shù)）和性能上都比ASIC具有更大的競(jìng)爭(zhēng)力。其主要特點(diǎn)是在技術(shù)要求改變或發(fā)生設(shè)計(jì)錯(cuò)誤時(shí)可以重編程重配置。 數(shù)字信號(hào)處理技術(shù)（DSP）已被廣泛用于音頻，視頻，語(yǔ)音，通訊等各個(gè)領(lǐng)域。有四個(gè)方案：專用硬件（ASIC），數(shù)字信號(hào)處理器（DSP），微處理器（MPU）和可重構(gòu)硬件（FPGA）。 ASIC性能很好，尺寸小，功耗低，速度高。但顧名思義它是專用器件，僅對(duì)某一具體應(yīng)用是最優(yōu)的。技術(shù)要求的改變和修改設(shè)計(jì)都意味著要推倒重來(lái)，而開發(fā)ASIC要投入很大的人力物力，花費(fèi)很長(zhǎng)的時(shí)間。另外用ASIC實(shí)現(xiàn)復(fù)雜的運(yùn)算也比較困難。ASIC適于大批量民用產(chǎn)品生產(chǎn)，不適于產(chǎn)品的研制和開發(fā)。 數(shù)字信號(hào)處理器（DSP）是單指令流的串行器件，不支持并行運(yùn)算，其數(shù)據(jù)吞吐率和資源利用率都比較低。但開發(fā)比較容易，編程和修改都比較靈活，特別是實(shí)現(xiàn)某些運(yùn)算（如乘加運(yùn)算）可以得到最優(yōu)的性能。 用PC機(jī)（MPU）可以迅速開發(fā)出圖像處理軟件，并具有很好的調(diào)試和測(cè)試功能。大多數(shù)硬件工程師在開發(fā)硬件之前都先在PC環(huán)境中實(shí)現(xiàn)設(shè)計(jì)，以便驗(yàn)證功能的正確性。C/C++和MATLAB都是行之有效的PC編程環(huán)境。但是PC機(jī)是通用設(shè)備，是單指令流的串行設(shè)備，不支持并行運(yùn)算，速度慢資源利用率低，不適于用做高速實(shí)時(shí)圖像處理。 FPGA對(duì)數(shù)字信號(hào)處理應(yīng)用是一個(gè)最佳的折中方案。它資源豐富可以實(shí)現(xiàn)各種復(fù)雜的運(yùn)算；它所固有的并行性使其具有極高的數(shù)據(jù)吞吐率；它的可重構(gòu)特性和很高的重構(gòu)速度使其具有很大的靈活性。表1比較了四種方案的優(yōu)缺點(diǎn)，從表上可以看出，對(duì)數(shù)字信號(hào)處理應(yīng)用而言FPGA是一個(gè)最佳的折中方案。 表1 方案比較可編程 可重配置 可用資源 功率消耗 數(shù)據(jù)吞吐率 ASIC 低 低 低 低 高 DSP 中 中 高 高 低 MPU 中 高 高 高 低 FPGA 中 高 高 中 高滿足實(shí)時(shí)處理要求的FPGA主要有兩個(gè)系列。一是 Xilinx公司的VIRTEX系列。二是Altera 公司的APEX系列。VIRTEX系列器件的密度達(dá)50000到1兆門，工作頻率高達(dá)200MHZ，且PCI兼容。該系列器件有分層存儲(chǔ)系統(tǒng)，可實(shí)現(xiàn)可配置LUT和4Kbit同步雙口RAM。APEX系列器件從200000到2兆等效門。它含有查找表（LUT），乘積項(xiàng)（productterm）邏輯和嵌入式存儲(chǔ)器。LUT功能可以實(shí)現(xiàn)寄存器函數(shù)，乘積項(xiàng)功能可以實(shí)現(xiàn)組合邏輯函數(shù)。嵌入式存儲(chǔ)器可用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器功能，如FIFO，雙口RAM和 內(nèi)容尋址存儲(chǔ)器（contentaddressable memories）。，可設(shè)計(jì)成可編程的低功耗系統(tǒng)。內(nèi)有鎖相回路，因而可設(shè)計(jì)成靈活的時(shí)鐘管理電路，也支持PCI總線接口。在數(shù)字信號(hào)處理技術(shù)領(lǐng)域各種算法的實(shí)現(xiàn),以前通常采用可編程DSP芯片，用確定功能的通用DSP芯片組合成數(shù)字信號(hào)處理硬件系統(tǒng)。前者用于低速場(chǎng)合，后者用于高速場(chǎng)合。作為可編程FPGA具有用確定器件功能的特點(diǎn)，而基于SRAM的FPGA非常適用于進(jìn)行各種算術(shù)運(yùn)算，因?yàn)樗舜罅砍思舆\(yùn)算的數(shù)字信號(hào)處理技術(shù)，對(duì)于快速傅立葉變換、卷積和其它濾波算法的多種DSP運(yùn)算不可以和外圍電路結(jié)合起來(lái)，如果用FPGA設(shè)計(jì)DSP系統(tǒng)時(shí)，可利用并行結(jié)構(gòu)算術(shù)運(yùn)算的特點(diǎn)，最大限度地減少資源的使用，并在性能上超過(guò)一個(gè)或幾個(gè)DSP器件。在現(xiàn)有的DSP方案中，利用FPGA中陣列乘法的分布式算術(shù)運(yùn)算，可以將數(shù)據(jù)的帶寬、流量提高幾個(gè)數(shù)量級(jí)。系統(tǒng)內(nèi)可編程(ISP)的FPGA也可以在系統(tǒng)工作期間在電路板上進(jìn)行配置，由于具有這種更新配置的能力，因此可以采用最少的芯片完成更多的功能。對(duì)FPGA進(jìn)行編程，可使其完成任意多個(gè)并行通道的任務(wù)，這些操作可以包含簡(jiǎn)單和復(fù)雜功能構(gòu)成的任意組合，如加法器、桶型移位器、計(jì)數(shù)器、相乘和累加、比較器和相關(guān)器等。在有變動(dòng)和完全不同的算法時(shí)，F(xiàn)PGA在系統(tǒng)內(nèi)部可以分部或全部地重新配置。若需要將多個(gè)時(shí)鐘周期的很多計(jì)算功能放到FPGA中，DSP芯片則主要完成單時(shí)鐘的算法功能?；贔PGA的DSP加速器與計(jì)算機(jī)的微處理器采用協(xié)處理器加速，在概念上是完全相同的。FPGA和通用DSP的組合達(dá)到的數(shù)據(jù)流量比兩個(gè)或多個(gè)并行DSP器件要高幾個(gè)數(shù)量級(jí)，與多個(gè)DSP或一個(gè)ASIC相比，F(xiàn)PGA/DSP的實(shí)現(xiàn)基于更大的靈活性，而且效益更好。因此，該裝置采用了FPGA/DSP組合方式，由八塊圖像處理卡并行處理8個(gè)通道的視頻信號(hào)，從而獲得240Hz鋼軌斷面圖像數(shù)據(jù)。對(duì)左右鋼軌斷面圖像提取頂點(diǎn)、軌距點(diǎn)的坐標(biāo)值，即可得到被測(cè)左右軌距點(diǎn)的偏移量，如圖13所示。圖13根據(jù)軌距的定義，有：軌距其中K為相對(duì)于軌距梁中心的固定的偏移值 ； 為左軌軌距點(diǎn)的偏移值，可以直接由激光攝像系統(tǒng)得到其坐標(biāo)值；g為右軌軌距點(diǎn)的偏移值，可以直接由激光攝像系統(tǒng)得到其坐標(biāo)值；通過(guò)上述公式，從而得到了軌距測(cè)量值。圖14 GJ4型軌檢車原軌距吊梁