最新向量存儲(chǔ)器的參數(shù)化設(shè)計(jì)與驗(yàn)證(編輯修改稿)
2025-07-27 03:28 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 續(xù)賦值、初始化過(guò)程塊和always過(guò)程塊。生成語(yǔ)句塊中也可以使用if/else或case語(yǔ)句有條件地生成聲明語(yǔ)句和實(shí)例引用語(yǔ)句。 ，，，，，，，，，，，，，，，，，，，(4) 支持可重用任務(wù)和遞歸調(diào)用函數(shù)。在應(yīng)用VerilogHDL進(jìn)行IP核參數(shù)化設(shè)計(jì)時(shí)，可以使用多種語(yǔ)句定義參數(shù)，包括parameter聲明語(yǔ)句、`define宏定義語(yǔ)句、genvar語(yǔ)句和變量聲明語(yǔ)句等。由宏定義語(yǔ)句定義的參數(shù)一般用于設(shè)定寄存器深度、數(shù)據(jù)線或地址線的寬度等。genvar語(yǔ)句用于存儲(chǔ)正的整型變量，它的值可以在編譯和詳細(xì)描述時(shí)改變。生成循環(huán)中的索引變量必須定義成genvar類(lèi)型。生成語(yǔ)句塊、宏定義與條件編譯是IP核參數(shù)化設(shè)計(jì)時(shí)控制電路結(jié)構(gòu)的主要手段。通過(guò)條件編譯來(lái)決定某段程序參加編譯或某段程序不參加編譯,以實(shí)現(xiàn)某項(xiàng)功能是否保留、某個(gè)電路采用某種結(jié)構(gòu)等目的。 VM參數(shù)化設(shè)計(jì)實(shí)現(xiàn) (1)參數(shù)定義文件`ifdef VBSIZE64 `define VB_DEPTH 16 `else `define VB_DEPTH 14 `endif `ifdef VPE_NUM16 `define VPE_NUM 16 `define SHIFT_NUM 4`define VRB_ADDR 10 …… (2)使用generate生成參數(shù)化的實(shí)例模塊當(dāng)VM 的輸入?yún)?shù)配置為：VBSIZE=64，WORDWIDTH=32,VB_DEPTH=16,VPE_NUM=16時(shí)， 使用generate—endgenerate)將有條件地生成16個(gè)BANK。genvar i； generate for(i=0。i`VPE_NUM。i=i+1) begin:CREATE_BANK
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1