【文章內(nèi)容簡介】 需要有特殊的控制時序和邏輯。因此需要為 Flash 內(nèi)存控制專門增加一個可重構(gòu)部件。對濾波、壓縮、解壓、信道編碼這些需要大量運算或長時間操作的過程也必須對這四項任務(wù)各設(shè)計一個可重構(gòu)部件。這種方案對幾個重要過程都需要單獨設(shè)計一個可重構(gòu)部件，設(shè)計煩瑣工作量大，可重構(gòu)部件多。同時，雖然元件級可重構(gòu)系統(tǒng)在現(xiàn)有的 FPGA 上是可以實現(xiàn)的，但是由于現(xiàn)有 FPGA體系結(jié)構(gòu)上的種種限制，諸如最小配置單位過大配置結(jié)構(gòu)復雜等，使這種系統(tǒng)在很多情況下執(zhí)行效率反而不及傳統(tǒng)的系統(tǒng)結(jié)構(gòu)，大大減少了這類系統(tǒng)的應(yīng)用范圍。綜上，故我們不采取這種方案。方案二：人們在語音處理的研究中，已經(jīng)研制出了很多語音編碼算法，而有些編碼算法已經(jīng)被直接固化到 DSP 上，形成專用的基于 DSP 的語音處理芯片。但是在我們未選擇 DSP 芯片主要是基于以下幾個因素：（1）運算速度。本系統(tǒng)中，對運算速度的要求，主要是要滿足每一個 A/D 變換后的數(shù)據(jù)都能及時地存入存儲器，而通用單片機的處理能力已經(jīng)可以滿足需要。 （2）運算精度。本數(shù)字錄音系統(tǒng)沒有復雜的數(shù)學計算，所以沒有對運算精度的要求。(3)片內(nèi)硬件資源。由于系統(tǒng)要求能進行錄放音，所以 A/D 和 D/A 的功能是必需的，對 DSP 芯片，若外接 A/D 或 D/A 元件，增加了復雜度，也提高了成本。(4)功耗。DSP 芯片實現(xiàn)的功能較多，所以它的功耗相對較高。因此我不采取這種方案。方案三：SPCE061A 是凌陽科技研發(fā)生產(chǎn)的一款高性價比十六位單片機，把各功能部件模塊化地集成在一個芯片里，內(nèi)部采用總線結(jié)構(gòu)，減少了各功能部件之間的連線，提高了可靠性和抗干擾能力。片內(nèi)帶有高尋址能力的 ROM、靜態(tài) RAM 和多功能的 I/O 口。芯片工作電壓范圍大，能在低電壓供電時正常工作，且能用電池供電。其指令系統(tǒng)為其應(yīng)用增添了 DSP 功能但是又比專用的 DSP 芯片廉價。另外凌陽十六位單片機具有易學易用、高效率的指令系統(tǒng)和集成開發(fā)環(huán)境。但是需要軟件接口程序，使用起來不是很方便，因此在設(shè)計方案的選取中不選用這種方案?！′浺艄P設(shè)計方案的確定四個方案相比較，第四個方案比前面三個方案更符合本次設(shè)計的需要，我最后決定采用 STC89C52 單片機和錄音模塊 ISD4004 芯片來實現(xiàn)我的設(shè)計。第四個方案用單片機 STC89C52 和 ISD4004 組成的電路更加發(fā)揮了芯片的優(yōu)勢，靈活的運用了芯片的功能，使語音錄放的功能更加完善，可以實現(xiàn)多錄多放的功能，符合語音錄放的要求，也更加符合現(xiàn)實中各種語音器件的要求。芯片 ISD4004 是整個錄音筆芯片的核心部分。ISD4004L16M 系列單片錄放時間8 至 16 分，音質(zhì)好。芯片采用 CMOS 技術(shù)，內(nèi)含震蕩器、話筒前置放大、自動增益控制、防混淆濾波器、平滑濾波器、揚聲器驅(qū)動及 EEPROM 僅需麥克風、喇叭、兩個按鈕、電源及少數(shù)電阻電容。ISP 技術(shù)為實現(xiàn)語音錄入提供了方便的硬件條件 ISP 技術(shù)是在一個系統(tǒng)可編程器件上實現(xiàn)對語音芯片的控制。這種控制直接通過 ISP 器件的硬件電路實現(xiàn)，省去了軟件接口程序，使用起來方便快捷。ISD 芯片的控制錄放音的兩種方式（引腳的邊沿或電平觸發(fā)控制和微控制器串行通信接口控制） ，它的存儲器采用的是非易丟失數(shù)據(jù)的 EEPROM，并且操作方便。該開發(fā)環(huán)境支持標準 C 語言，并且，提供了語音錄放的 C 語言程序函數(shù)，只要了解函數(shù)的使用，就會很容易完成語音錄放，這些都為軟件開發(fā)提供了方便的條件。同時還可根據(jù)設(shè)計要求在實現(xiàn)基本錄放功能的基礎(chǔ)上運用 AT89C52 單片機的多功能集成功能擴展錄放系統(tǒng)的功能。比如，使用 AT89C52 單片機的外引腳增添鍵盤控制功能或者外引數(shù)碼管的數(shù)字顯示功能；還可通過 LCD 液晶顯示器顯示字符、數(shù)字等圖象，在錄音筆設(shè)計系統(tǒng)中可用來顯示按鍵功能等。這樣可以制作更復雜的錄、放音系統(tǒng)。第 3章　硬件設(shè)計　主控制模塊　STC89C52 單片機總控制電路本次設(shè)計中所選用的 STC89C52 單片機是一種帶 8K 字節(jié)閃爍可編程可檫除只讀存儲器（FPEROMFlash Programable and Erasable Read Only Memory ）的低電壓，高性能 COMOS8 的微處理器，俗稱單片機。該器件采用 ATMEL 搞密度非易失存儲器制造技術(shù)制造，與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。圖 31　單片機總控制電路功能特性概述：單片機總控制電路如下圖 31：主要功能特性兼容 MCS52 指令系統(tǒng) 8K 可反復擦寫 Flash ROM32 個雙向 I/O 口 256x8bit 內(nèi)部 RAM3 個 16 位可編程定時/計數(shù)器中斷 時鐘頻率 024MHz2 個串行中斷 可編程 UART 串行通道2 個外部中斷源 共 6 個中斷源2 個讀寫中斷口線 3 級加密位低功耗空閑和掉電模式 軟件設(shè)置睡眠和喚醒功能　時鐘電路STC89C52 內(nèi)部有一個用于構(gòu)成振蕩器的高增益反相放大器，引腳 RXD 和 TXD 分別是此放大器的輸入端和輸出端。時鐘可以由內(nèi)部方式產(chǎn)生或外部方式產(chǎn)生。內(nèi)部方式的時鐘電路如圖 3—2(a) 所示，在 RXD 和 TXD 引腳上外接定時元件，內(nèi)部振蕩器就產(chǎn)生自激振蕩。定時元件通常采用石英晶體和電容組成的并聯(lián)諧振回路。晶體振蕩頻率可以在 ～12MHz 之間選擇，電容值在 5～30pF 之間選擇，電容值的大小可對頻率起微調(diào)的作用。外部方式的時鐘電路如圖 3—2（b）所示，RXD 接地，TXD 接外部振蕩器。對外部振蕩信號無特殊要求，只要求保證脈沖寬度，一般采用頻率低于 12MHz 的方波信號。片內(nèi)時鐘發(fā)生器把振蕩頻率兩分頻，產(chǎn)生一個兩相時鐘 P1 和 P2，供單片機使用。（a）內(nèi)部方式時鐘電路 （b）外部方式時鐘電路圖 32　時鐘電路　復位及復位電路（1）復位操作復位是單片機的初始化操作。其主要功能是把 PC 初始化為 0000H，使單片機從0000H 單元開始執(zhí)行程序。除了進入系統(tǒng)的正常初始化之外，當由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時，為擺脫困境，也需按復位鍵重新啟動。除 PC 之外，復位操作還對其他一些寄存器有影響，它們的復位狀態(tài)如表 31 所示表 3１　些寄存器的復位狀態(tài)寄存器 復位狀態(tài) 寄存器 復位狀態(tài)PC 0000H TCON 00HACC 00H TL0 00HPSW 00H TH0 00HSP 07H TL1 00HDPTR 0000H TH1 00HP0P3 FFH SCON 00HIP XX000000B SBUF 不定IE 0X000000B PCON 0XXX0000BTMOD 00H（2）復位信號及其產(chǎn)生RST 引腳是復位信號的輸入端。復位信號是高電平有效，其有效時間應(yīng)持續(xù) 24個振蕩周期(即二個機器周期)以上。若使用頗率為 6MHz 的晶振，則復位信號持續(xù)時間應(yīng)超過 4us 才能完成復位操作。產(chǎn)生復位信號的電路邏輯如圖 33 所示：圖 33　復位信號的電路邏輯圖整個復位電路包括芯片內(nèi)、外兩部分。外部電路產(chǎn)生的復位信號(RST)送至施密特觸發(fā)器，再由片內(nèi)復位電路在每個機器周期的 S5P2 時刻對施密特觸發(fā)器的輸出進行采樣，然后才得到內(nèi)部復位操作所需要的信號。復位操作有上電自動復位相按鍵手動復位兩種方式。上電自動復位是通過外部復位電路的電容充電來實現(xiàn)的，其電路如圖 3—4（a）所示。這佯，只要電源 Vcc 的上升時間不超過 1ms，就可以實現(xiàn)自動上電復位，即接通電源就成了系統(tǒng)的復位初始化。按鍵手動復位有電平方式和脈沖方式兩種。其中，按鍵電平復位是通過使復位端經(jīng)電阻與 Vcc 電源接通而實現(xiàn)的，其電路如圖 34（b）所示；而按鍵脈沖復位則是利用 RC 微分電路產(chǎn)生的正脈沖來實現(xiàn)的，其電路如圖 34（c）所示：（a）上電復位 （b）按鍵電平復位 （c）按鍵脈沖復位圖 34　復位電路上述電路圖中的電阻、電容參數(shù)適用于 6MHz 晶振，能保證復位信號高電平持續(xù)時間大于 2 個機器周期。本系統(tǒng)的復位電路采用圖 34（b）上電復位方式?！TC89C52 引腳圖 35　STC89C52 單片機引腳圖VCC：電源電壓GND：地線P0 口：P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址／數(shù)據(jù)總線復用口。作為輸出口用時，每位能驅(qū)動 8 個 TTL 邏輯門電路，對端口寫“l(fā)”可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。在 F1ash 編程時，P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接 上拉電阻。P1 口：Pl 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口，Pl 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個 TTL 邏輯門電路。對端口寫“l(fā)” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL） 。Flash 編程和程序校驗期間，Pl接收低 8 位地址。P2 口：P2 是一個帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL） 。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器時，P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時，P2 口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中 P2 寄存器的內(nèi)容） ，在整個訪問期間不改變。Flash 編程或校驗時，P2 亦接收高位地址和其它控制信號。P3 口：P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當 P3 口寫入“1 ”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸由于外部下拉為低電平，P3 口將輸出電流（ILL）這是由于上拉的緣故。P3 口也可作為 STC89C52 的一些特殊功能口，如下表所示：管腳備選功能:表 32　P3 口的第二功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通）P3 口同時為閃爍編程和編程校驗接收一些控制信號。RST：復位輸入。當振蕩器工作時，RST 引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。WDT 溢出將使該引腳輸出高電平，設(shè)置 SFR AUXR 的 DISRT0 位（地址 8EH）可打開或關(guān)閉該功能。DISRT0 位缺省為 RESET 輸出高電平打開狀態(tài)。ALE／PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不 訪問外部存儲器，ALE 仍以時鐘振蕩頻率的 1／6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 F1ash 存儲器編程期間，該引腳還用于輸入編程脈沖（PROG） 。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條M0VX 和 M0VC 才指令 ALE 才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置 ALE 無效。PSEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89S51 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器，沒有兩次有效的 PSEN 信號。EA／VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為0000H~FFFFH） ，EA 端必須保持低電平（接地） 。需注意的是：如果加密位 LB1 被編程，復位時內(nèi)部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 V cc 端） ，CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。F1ash 存儲器編程時，該引腳加上+12V 的編程電壓 V pp。XTAL l：振蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。中斷寄存器：各中斷允許控制位于 IE 寄存器，5 個中斷源的中斷優(yōu)先級控制位于 IP 寄存器?！SP 技術(shù)（在線可編程）Lattice 是 ISP（在線可編程）技術(shù)的發(fā)明者(據(jù)說 Lattice 公司最早是由華人創(chuàng)辦的） ，ISP 技術(shù)極大的促進了 PLD 產(chǎn)品的發(fā)展。ISP（InSystem Programming）在系統(tǒng)可編程，指電路板上的空白器件可以編程寫入最終用戶代碼， 而不需要從電路板上取下器件，已經(jīng)編程的器件也可以用 ISP 方式擦除或再編程。ISP 技術(shù)是未來發(fā)展方向?！SP 的工作原理ISP 的實現(xiàn)相對要簡單一些，一般通用做法是內(nèi)部的存儲器可以由上位機的軟件通過串口來進行改寫。對于單片機來講可以通過 SPI 或其它的串行接口接收上位機傳來的數(shù)據(jù)并寫入存儲器中。所以即使我們將芯片焊接在電路板上，只要留出和上位機接口的這個串口，就可以實現(xiàn)芯片內(nèi)部存儲器的改寫，而無須再取下芯片。　ISP 的優(yōu)點及應(yīng)用ISP 技術(shù)的優(yōu)勢是不需要編程器就可以進行單片機的實驗和開發(fā)，單片機芯片可以直