【文章內(nèi)容簡介】 4. 設(shè)計動態(tài)掃描電路：將車費(fèi)、里程、等待時間動態(tài)的顯示出來。5. 用VHDL語言設(shè)計符合上述功能要求的出租車計費(fèi)器，并用層次化設(shè)計方法設(shè)計該電路。6. 各計數(shù)器的計數(shù)狀態(tài)用功能仿真的方法驗證，并通過有關(guān)波形確認(rèn)電路設(shè)計是否正確。、出租車計費(fèi)系統(tǒng)的原理和方案設(shè)計系統(tǒng)的頂層框圖：動態(tài)顯示模塊控制芯片信號輸入 信號輸入：各種控制信號經(jīng)輸入端給控制芯片。控制芯片：采用的有CPLD或者FPGA等。動態(tài)顯示電路：采用的是數(shù)碼管來實現(xiàn)功能的輸出。、具體的方案設(shè)計、硬件電路方案設(shè)計以下為硬件電路的結(jié)構(gòu)簡圖： CPLD 模塊動態(tài)顯示電路時鐘控制模塊PC機(jī)開關(guān)電路下載電路各模塊的組成和原理：（1）時鐘控制模塊此模塊是555電路所構(gòu)成的。（2）下載電路模塊此模塊主要由下載線組成。作用：使PC機(jī)中編寫的VHDL語言的程序下載到CPLD芯片中，使電路實現(xiàn)所需的功能。（3）開關(guān)模塊：該模塊的作用是用于電路的輸入的信號。主要有三個開關(guān)以及三個限流電阻,電源構(gòu)成。（4）動態(tài)顯示模塊: 此模塊由六個數(shù)碼管和三個二極管所構(gòu)成，三個二極管起到限制電流的作用，使得流到數(shù)碼管的電流適當(dāng)，防止數(shù)碼管中的電流過大，而使得數(shù)碼管損壞。數(shù)碼管將計費(fèi)、等待時間和里程動態(tài)的顯示出來。 軟件方案設(shè)計以下為軟件結(jié)構(gòu)簡圖：輸入信號分頻器里程計數(shù)模塊車費(fèi)計數(shù)模塊車行駛狀態(tài) 譯碼模塊各模塊的功能：1）由555觸發(fā)電路產(chǎn)生時鐘信號并輸入。2)分頻器：將時鐘信號進(jìn)行分頻。3)標(biāo)志模塊：將按鈕產(chǎn)生的脈沖轉(zhuǎn)化為一種標(biāo)志信號。4)計程模塊：在等待信號未作用時，來一個時鐘脈沖信號，里程值加1。該模塊還包含一個路程計費(fèi)標(biāo)志的小模塊，輸出一個路程計費(fèi)的信號。5）等待狀態(tài)模塊：等待信號作用時，該模塊可以記錄等待的時間，并產(chǎn)生等待計費(fèi)的信號。6）車費(fèi)計數(shù)模塊：按行駛里程收費(fèi)，分為白天和黑夜。白天收費(fèi)標(biāo)準(zhǔn)：，超過3公里按3元/公里，車暫停超過三分鐘按2元/分鐘計算。黑夜收費(fèi)標(biāo)準(zhǔn)：，超過3公里按4元/公里，車暫停超過三分鐘按1元/分鐘計算。7）譯碼模塊：實現(xiàn)將車費(fèi)計數(shù)模塊、等待狀態(tài)模塊和里程計數(shù)模塊輸出的BCD碼轉(zhuǎn)換成七段碼輸出。第三章 硬件電路根據(jù)前面第一章所提到的硬件電路的方案設(shè)計，這章介紹各模塊的具體設(shè)計。555電路在數(shù)字系統(tǒng)中，為了使各部分在時間上協(xié)調(diào)動作，需要有一個統(tǒng)一的時間基準(zhǔn)。用來產(chǎn)生時間基準(zhǔn)信號的電路稱為時基電路。時基集成電路555就是其中的一種。它是一種由模擬電路與數(shù)字電路組合而成的多功能的中規(guī)模集成組件，只要配少量的外部器件，便可很方便的組成觸發(fā)器、振蕩器等多種功能電路。因此其獲得迅速發(fā)展和廣泛應(yīng)用。下圖為由555定時器所構(gòu)成的多諧振蕩器，該電路可以用于脈沖輸出、音響告警、家電控制、電子玩具、檢測儀器、電源變換、定時器等。 555電路的接法該電路的特點(diǎn)是“RA—7—RB——C”，RA與VCC相連。公式是：T1=（RA+RB）*C， T2=*C，F(xiàn)=（RA+2RB）*C 為了滿足我的設(shè)計要求，因此取RA=RB其阻值為10K，取電容C的取值為10uf。PC機(jī)和CPLD之間采用的是并行接口的通信方法，如圖32所示。ByteBlaster與PC機(jī)并口相連的一端是25針插座頭, 與CPLD板插座相連的是10針插座頭。圖32 電纜它的作用是提供輸入信號。撥碼開關(guān)的3個引腳CPLD芯片的引腳上。根據(jù)撥碼開關(guān)的高低電平來實現(xiàn)模擬汽車的相應(yīng)的轉(zhuǎn)態(tài)，如清零、停止。SS:開始、停止開關(guān)。當(dāng)按下SS按鈕時，計費(fèi)器開始工作，再次按下后清零等待時間、路程和費(fèi)用。DN:白天、黑夜開關(guān)。初始狀態(tài)為白天的計費(fèi)規(guī)則，當(dāng)按下DN后變?yōu)楹谝沟挠嬞M(fèi)規(guī)則，再次按下重復(fù)以上規(guī)則。 WR:等待、行駛開關(guān)。當(dāng)按下WR按鈕后，進(jìn)入等待狀態(tài)，再次按下，計費(fèi)器又恢復(fù)行駛狀態(tài)，重復(fù)按此按鈕，重復(fù)以上功能。 該電路用六個數(shù)碼管所組成，其中兩個數(shù)碼管實現(xiàn)將車費(fèi)動態(tài)的顯示出來。其動態(tài)的顯示范圍為0到99元；還有兩個數(shù)碼管實現(xiàn)將汽車行駛的里程動態(tài)的顯示出來，其動態(tài)的顯示范圍為0到99公里；最后兩個數(shù)碼管講汽車的等待時間顯示出來，其動態(tài)顯示范圍為0到99公里。第四章 計費(fèi)系統(tǒng)的VHDL設(shè)計在本設(shè)計中采用的是自頂向下的設(shè)計方法，首先從系統(tǒng)功能設(shè)計開始，將抽象的高層設(shè)計自頂向下逐級細(xì)化，直到與所用可編程邏輯器件相對應(yīng)的邏輯描述。在本設(shè)計中，具有5個模塊：1)分頻器：將時鐘信號進(jìn)行分頻。2)標(biāo)志模塊：將按鈕產(chǎn)生的脈沖轉(zhuǎn)化為一種標(biāo)志信號。3)計程模塊：在等待信號未作用時，來一個時鐘脈沖信號，里程值加1。該模塊還包含一個路程計費(fèi)標(biāo)志的小模塊，輸出一個路程計費(fèi)的信號。4）等待狀態(tài)模塊：等待信號作用時，該模塊可以記錄等待的時間，并產(chǎn)生等待計費(fèi)的信號。5）車費(fèi)計數(shù)模塊：按行駛里程收費(fèi)，分為白天和黑夜。白天收費(fèi)標(biāo)準(zhǔn)：，超過3公里按3元/公里，車暫停超過三分鐘按2元/分鐘計算。黑夜收費(fèi)標(biāo)準(zhǔn)：，超過3公里按4元/公里，車暫停超過三分鐘按1元/分鐘計算。6）譯碼模塊：實現(xiàn)將車費(fèi)計數(shù)模塊、等待狀態(tài)模塊和里程計數(shù)模塊輸出的BCD碼轉(zhuǎn)換成七段碼輸出。下面具體介紹各個部分的設(shè)計。（1）實物圖CLK0：輸入555脈沖信號FOUT：輸出脈沖（2）分頻器的VHDL設(shè)計LIBRARY IEEE。USE 。USE 。ENTITY PULSE IS PORT(CLK0:IN STD_LOGIC。 FOUT:OUT STD_LOGIC)。END PULSE。ARCHITECTURE ONE OF PULSE ISBEGIN PROCESS(CLK0) VARIABLE CNT:STD_LOGIC_VECTOR(2 DOWNTO 0)。 VARIABLE FULL :STD_LOGIC。 BEGIN IF CLK039。EVENT AND CLK0=39。139。 THEN IF CNT=100 THEN CNT:=000 。 FULL:=39。139。 ELSE CNT:=CNT+1。 FULL:=39。039。 END IF。 END IF。FOUT=FULL。END PROCESS。END ONE。（3）波形仿真從該波形圖可以看出輸入脈沖的頻率是輸出脈沖的頻率的五倍。（1）實物圖AJ:輸入的按鍵信號BZ:輸出的標(biāo)志信號（2）標(biāo)志模塊的VHDL設(shè)計LIBRARY IEEE。USE 。USE 。ENTITY BZ IS PORT(AJ:IN STD_LOGIC。 BZ:OUT STD_LOGIC)。END BZ。ARCHITECTURE TWO OF BZ IS BEGIN PROCESS(AJ) VARIABLE CNT:STD_LOGIC_VECTOR(9 DOWNTO 0)。 BEGIN IF AJ=39。039。 AND AJ39。EVENT THEN IF CNT=1111111111 THEN CNT:=0000000000。 ELSE CNT:=CNT+39。139。 END IF。 END IF。 BZ=CNT(0)。 END PROCESS。END TWO。（3）波形仿真從該波形圖可以看出在輸入的按鍵信號下降沿來臨時輸出的標(biāo)志信號取反，且剛開始為低電平。（1）實物圖（2）等待狀態(tài)模塊的VHDL設(shè)計LIBRARY IEEE。USE 。USE 。ENTITY DDZT IS PORT(CLK,SS:IN STD_LOGIC。 DDBZ:IN STD_LOGIC。 DDJFBZ:OUT STD_LOGIC。 DDSJ:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END ENTITY DDZT。ARCHITECTURE ONE OF DDZT ISBEGIN PROCESS(CLK,SS,DDBZ) VARIABLE Q1,Q0: STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN IF SS=39。039。 THEN