【文章內(nèi)容簡(jiǎn)介】 且讀寫(xiě)速率也達(dá)不到工作時(shí)鐘的頻率。 sdram控制器的作用就是將 sdram存儲(chǔ)器的初始化、刷新、地址轉(zhuǎn)換、數(shù)據(jù)讀取等操作封裝起來(lái)，讓使用者將其看成系統(tǒng)黑盒，讀數(shù)直接按地址訪問(wèn)，寫(xiě)數(shù)直接往目的地址賦值即可。 Xilinx提供了 sdr sdram控制器的 IP Core，在 XPS中，直接將其添加到 OPB 總線上即可。 sdr sdram控制器的內(nèi)部結(jié)構(gòu)以及與 OPB 總線的接口如圖 912 所示。 圖 912 sdram控制器和 OPB 總線的連接示意圖 sdram控制器完整的信號(hào)端口列表如表 99 所列。其中 C_SDRAM_DWIDTH為sdram存儲(chǔ)器的數(shù)據(jù) 寬度， C_SDRAM_AWIDTH為 sdram存儲(chǔ)器的地址寬度，C_SDRAM_BANK_ AWIDTH 為存儲(chǔ)器 BANK的地址。 表 99 sdr sdram控制器的端口信號(hào)列表 sdram控制器支持不同數(shù)據(jù)位寬的讀、寫(xiě)模式，且不同位寬以及不同刷新模式下的讀寫(xiě)時(shí)序和配置都是不同的。例如，突發(fā)模式下 16比特?cái)?shù)據(jù)位寬的 sdram控制器讀寫(xiě)時(shí)序如圖 913和圖 914所示。 圖 913 16 比特突發(fā)模式讀數(shù)據(jù)的時(shí)序邏輯圖 圖 914 16 比特突發(fā)模式寫(xiě)數(shù)據(jù)的時(shí)序邏輯圖 2） sdr sdram控制器驅(qū)動(dòng) 在嵌入式系統(tǒng)中， sdr sdram控制器對(duì)于用戶來(lái)講是透明的，即用戶在功能使用上沒(méi)有初始化、刷新等操作，直接用 IO 讀寫(xiě)函數(shù)讀寫(xiě)相應(yīng)的地址即可?；镜?IO讀寫(xiě)函數(shù)在文件 ，其本質(zhì)就是簡(jiǎn)單的指針賦值語(yǔ)句， 32 比特位寬的讀寫(xiě)函數(shù)如下所示。 define XIo_In32(InputPtr) (*(volatile Xuint32 *)(InputPtr)) define XIo_Out32(OutputPtr, Value) (*(volatile Xuint32 *)((OutputPtr)) = (Value)) 因此在操作 sdram時(shí)，只需添加下列兩個(gè)頭文件。其中， 函數(shù)， 文件則給出了 sdram存儲(chǔ)器的基地址。 include include 系統(tǒng)設(shè)計(jì)方案 1．嵌入式總線介紹 總線是多組信號(hào)的有效組合，處理器和周邊設(shè)備通過(guò)總線地址、數(shù)據(jù)以及片選控制等信號(hào)進(jìn)行通信。根據(jù)對(duì)總線的控制，可將外 設(shè)分為仲裁設(shè)備、主設(shè)備、從設(shè)備以及主 /從設(shè)備（橋）。 Xilinx嵌入式系統(tǒng)中的總線可分為 3 類：片外設(shè)備總線（ OPB）、本地存儲(chǔ)器總線（ LMB）以及快速簡(jiǎn)單連接總線（ FSL），分別用于訪問(wèn)低速外設(shè)、片內(nèi)高速存儲(chǔ)器以及高速外設(shè)。 OPB總線能在不影響 OPB 仲裁器和其余設(shè)備的基礎(chǔ)上添加周圍設(shè)備，同步于系統(tǒng)時(shí)鐘，共享 32位地址總線、 32位數(shù)據(jù)總線，支持主設(shè)備和從設(shè)備之間單一周期數(shù)據(jù)傳送。 LMB 總線提供單時(shí)鐘訪問(wèn)片內(nèi)雙口 RAM，并提供了簡(jiǎn)單的同步協(xié)議。 PLB 總線是 PowerPC 的高帶寬總線， 64位數(shù)據(jù)總線寬 度，分離的地址、讀寫(xiě)數(shù)據(jù)總線，具備分別傳輸?shù)哪芰?。同時(shí)執(zhí)行的讀寫(xiě)傳輸能最有效利用總線，在單周期內(nèi)可傳輸兩個(gè)數(shù)據(jù)；此外， PLB 總線地址通道能疊加一個(gè)新的寫(xiě)請(qǐng)求到一個(gè)正在執(zhí)行的寫(xiě)操作上，以及最多 3 個(gè)讀請(qǐng)求到正在執(zhí)行的讀操作上，從而減少總線反映時(shí)間。 MicroBlaze軟核的系統(tǒng)總線有 LMB、 OPB總線，指令和數(shù)據(jù)分開(kāi)。 LMB總線用于訪問(wèn)片內(nèi)存儲(chǔ)器的數(shù)據(jù)和指令， OPB 用于片外設(shè)備的連接。 MicroBlaze典型的總線連接方式如圖 915 所示。 圖 915 典型的 MicroBlaze總線連接示意圖 PowerPC 硬核的系統(tǒng)總線分為 PLB、 OCM 以及 DCM總線， OPB 總線可通過(guò)總線橋與 PLB 總線連接，從而訪問(wèn)外部速度較低的設(shè)備， PowerPC 典型的總線連接方式如圖 916所示。 圖 916 典型的 PowerPC 總線連接示意圖 2．嵌入式系統(tǒng)設(shè)計(jì)方案 1）系統(tǒng)架構(gòu) 基于 MicroBlaze和 PowerPC的嵌入式系統(tǒng)和計(jì)算器系統(tǒng)類似，滿足馮諾伊曼架構(gòu)，將應(yīng)用程序存放在外部非易失存儲(chǔ)器（ Flash或 PROM）中，上電后將其加載到片內(nèi) BRAM 或映射到外部的 SDRAM/SRAM 存儲(chǔ)器中。該類系 統(tǒng)的架構(gòu)是可裁剪的，完全根據(jù)需求來(lái)添加外設(shè)，常用于實(shí)現(xiàn)專一的功能，具有價(jià)格低、速度快、功耗小以及軟硬件協(xié)同工作的特點(diǎn)。典型的 MicroBlaze的 PowerPC的嵌入式系統(tǒng)架構(gòu)分別如圖 917和圖 918所示。 圖 917 MicroBlaze系統(tǒng)組成架構(gòu) 圖 918 PowerPC 系統(tǒng)組成架構(gòu) 2）系統(tǒng)地址分配 MicroBlaze采用 32位地址，其中 0x0000_0000~0x0000_0017 用于特殊處理，0x0000_0018~0xFFFF_FFFF是用戶可用的部分， LMB存儲(chǔ)器 從地址 0x0000_0018開(kāi)始。 PowerPC 采用 32位地址，其中每一個(gè) PowerPC 都有其系統(tǒng)引導(dǎo)（ boot）區(qū)，地址為 0xFFFF_FFFC，缺省的可用空間為 0xFFFF_0000~0xFFFF_FFFF。 第 2節(jié) EDK 軟件基本介紹 EDK 的介紹與安裝 1． Xilinx嵌入式開(kāi)發(fā)工具集 一般而言，由于嵌入式系統(tǒng)涉及了軟件和硬件的開(kāi)發(fā)以及兩者的綜合設(shè)計(jì)，因此其開(kāi)發(fā)是較為復(fù)雜的。 Xilinx為了簡(jiǎn)化基于 FPGA 的嵌入式開(kāi)發(fā)流程，提供了功能強(qiáng)大、操作簡(jiǎn)單的工具集 ISE和 EDK。 1）集 成軟件環(huán)境 ISE ISE是 Xilinx公司 FPGA邏輯設(shè)計(jì)的基礎(chǔ)。在這個(gè)環(huán)境中，設(shè)計(jì)者可以進(jìn)行約束文件的編寫(xiě)，時(shí)序分析，邏輯布局布線以及器件編程等。本書(shū)第 4 章對(duì) ISE的使用進(jìn)行了較為詳細(xì)的說(shuō)明，這里就不再累述。 2）嵌入式開(kāi)發(fā)套件（ Embedded Development Kit， EDK） EDK 自帶了許多工具和 IP，可以用來(lái)設(shè)計(jì)完整的嵌入式處理器系統(tǒng)，主要包括Xilinx平臺(tái)工作室 XPS和軟件開(kāi)發(fā)套件 SDK。讀者需要注意的是：只有安裝了 ISE軟件，才能正常運(yùn)行 EDK，且二者的版本要一致。 下面對(duì) EDK 的組成模塊進(jìn)行簡(jiǎn)要說(shuō)明： 1. Xilinx 平臺(tái)工作室（ Xilinx Platform Studio， XPS） XPS是用來(lái)設(shè)計(jì)嵌入式處理器系統(tǒng)硬件部分的開(kāi)發(fā)環(huán)境或 GUI，是系統(tǒng)設(shè)計(jì)者構(gòu)建 Xilinx嵌入式系統(tǒng)時(shí)必用的工具套件。在 XPS中，可以完成嵌入式系統(tǒng)架構(gòu)的創(chuàng)建、軟件代碼的編寫(xiě)、設(shè)計(jì)的編譯以及 FPGA 芯片的硬件配置。 2. 軟件開(kāi)發(fā)套件（ Software Development Kit， SDK） SDK 是集成的開(kāi)發(fā)環(huán)境，基于 Eclipse。它支持 C/C++，用于嵌入式軟件應(yīng)用的開(kāi)發(fā)和驗(yàn)證 。 3. 其它 EDK 部分 EDK 還包括其它的一些部分，如：用于 Xilinx嵌入式處理器的硬 IP；用于嵌入式軟件開(kāi)發(fā)的驅(qū)動(dòng)和庫(kù)；在 MicroBlaze和 PowerPC 處理器上用于 C/C++軟件開(kāi)發(fā)的 GNU 編譯器和調(diào)試器；有關(guān)文檔以及一些工程樣例等。 2． EDK 軟件的安裝 ： CPU 在 P III 以上，內(nèi)存大于 256M，硬盤(pán)大于 4G的硬件環(huán)境安裝。為了更好地使用軟件，至少需要 512M內(nèi)存， CPU的主頻在 2GHz以上。需要注意的是，安裝 EDK 之前，必須安裝 。 EDK 的具體安裝過(guò)程如下： 1）將安裝光盤(pán)放進(jìn) DVD光驅(qū)，等待其自動(dòng)運(yùn)行（如果沒(méi)有自動(dòng)運(yùn)行，直接執(zhí)行光盤(pán)目錄下的 ），歡迎界面后會(huì)出現(xiàn)如圖 919所示的獲取注冊(cè)碼對(duì)話框，可以通過(guò)網(wǎng)站、郵件和傳真方式申請(qǐng)注冊(cè)碼。如果已有注冊(cè)碼，單擊 ―Next‖按鍵后繼續(xù)。 圖 919 安裝程序的歡迎界面 2）下一個(gè)對(duì)話框是 Xilinx軟件的授權(quán)聲明對(duì)話框，如圖 920所示，選中 ―I accept the terms of this software license‖，單擊 ― Next‖后進(jìn)入注冊(cè)碼輸入對(duì)話框，輸入正確的注冊(cè)碼后，單擊 ― Next‖按鍵后，出現(xiàn)安裝路徑對(duì)話框，單擊 ―Browse‖按鍵后選擇自定義安裝路徑，單擊 ― Next‖按鍵繼續(xù)。 圖 920 安裝注冊(cè) ID輸入界面 3）接下來(lái)的幾個(gè)對(duì)話框分別是選擇安裝設(shè)計(jì)環(huán)境、設(shè)置環(huán)境變量，這兩個(gè)步驟保持默認(rèn)即可。最后進(jìn)入安裝確認(rèn)對(duì)話框，單擊 ―Install‖按鈕，即可按照用戶的設(shè)置自動(dòng)安裝 ISE。需要注意的是，在選擇安裝設(shè)計(jì)環(huán)境時(shí)，用戶需要選擇自己使用的芯片所對(duì)應(yīng)的模塊，這樣才能在開(kāi)發(fā)中使用這些模塊，一般選 擇 ―Select All‖。 4）安裝完成后，會(huì)在桌面以及程序菜單中添加 EDK 的快捷方式。雙擊即可進(jìn)入EDK 集成開(kāi)發(fā)環(huán)境。 EDK 設(shè)計(jì)的實(shí)現(xiàn)流程 1．基于 EDK 的開(kāi)發(fā)流程 一個(gè)完整的嵌入式設(shè)計(jì)流程包括硬件設(shè)計(jì)和調(diào)試、軟件設(shè)計(jì)與調(diào)試，各個(gè)步驟相對(duì)獨(dú)立但又相輔相成。由于嵌入式應(yīng)用場(chǎng)合多樣，且軟、硬件都可裁剪，因此并不是每個(gè)設(shè)計(jì)都要完成所有的步驟。圖 921 為基于 EDK的嵌入式設(shè)計(jì)的簡(jiǎn)化流程圖。 圖 921 簡(jiǎn)化的嵌入式設(shè)計(jì)流程圖 通常 ISE FPGA 開(kāi)發(fā)軟件在后臺(tái)運(yùn)行， XPS工 具調(diào)用 ISE軟件提供的功能。 XPS主要用來(lái)嵌入式處理器硬件系統(tǒng)的開(kāi)發(fā)。微處理器、外圍設(shè)備以及這些組件之間的連接問(wèn)題，另外還有它們各自的屬性設(shè)置都在 XPS里進(jìn)行。簡(jiǎn)單的軟件開(kāi)發(fā)可以在 XPS里完成，而對(duì)于更復(fù)雜的應(yīng)用開(kāi)發(fā)和調(diào)試， Xilinx則推薦使用 SDK工具。硬件平臺(tái)的功能驗(yàn)證可以通過(guò)硬件描述語(yǔ)言 HDL仿真器完成。 XPS提供了行為級(jí)、結(jié)構(gòu)級(jí)以及定時(shí)精確級(jí)等三種類型的仿真。驗(yàn)證過(guò)程結(jié)構(gòu)由 XPS自動(dòng)產(chǎn)生，其中包括了仿真的 HDL文件。設(shè)計(jì)者只需要輸入時(shí)鐘時(shí)序、重配置信息以及一些應(yīng)用代碼即可。仿真細(xì)節(jié)將在下面的內(nèi)容中 進(jìn)行相關(guān)講述。完成設(shè)計(jì)后，在 XPS中將FPGA 比特流和可執(zhí)行可鏈接格式文件下載，就可以進(jìn)行目標(biāo)器件的配置。 完整的 EDK 開(kāi)發(fā)流程如圖 922所示，其主要步驟有： 1. 創(chuàng)建硬件平臺(tái)：利用 XPS的板級(jí)開(kāi)發(fā)包向?qū)В?BSB Wizard）快速構(gòu)建設(shè)計(jì)的硬件平臺(tái)，是 EDK 設(shè)計(jì)的第一步。 2. 添加 IP Core以及用戶定制外設(shè)：在 XPS中添加所需的 IP Core，對(duì)于 XPS庫(kù)中缺少的模塊，需要用戶自行設(shè)計(jì)。同樣， XPS提供了建立用戶自定義外設(shè)的向?qū)?，可?jiǎn)化該過(guò)程。 3. 生成仿真文件并測(cè)試硬件系統(tǒng)：生成硬件系統(tǒng)的仿真文件， 可選擇行為級(jí)、結(jié)構(gòu)級(jí)以及時(shí)序級(jí)仿真，利用 ModelSim等工具測(cè)試系統(tǒng)，特別是用戶自定義的外設(shè)；如果測(cè)試失敗，需要返回上一步修改。 4. 生成硬件比特流：生成硬件網(wǎng)表和比特流文件，這個(gè)步驟類似于傳統(tǒng) FPGA 設(shè)計(jì)的綜合、布局布線、生成編程文件這 3 個(gè)操作。 5. 開(kāi)發(fā)軟件系統(tǒng)：針對(duì)軟件需求編寫(xiě)硬件代碼，確定軟件的操作系統(tǒng)、庫(kù)、外設(shè)驅(qū)動(dòng)等屬性，針對(duì)每個(gè)應(yīng)用軟件工程，設(shè)置編譯器、優(yōu)化級(jí)別、使用的連接文件等信息。等設(shè)置完成后，編譯生成 .elf 格式的可執(zhí)行代碼。 6. 合并軟、硬件比特流：編譯軟件后，需要將軟、硬件可執(zhí)行文件合并在 一起，生成最終的二進(jìn)制比特文件。 7. 下載：使用 JTAG編程電纜或編程器將更新后的最終比特流燒寫(xiě)到 FPGA、 PROM、FLASH以及 CF卡。 8. 在線調(diào)試：可利用 XMD工具或 ChipScope工具調(diào)試，通過(guò) JTAG編程電纜在線調(diào)試，下載可執(zhí)行軟件代碼、控制執(zhí)行，并監(jiān)控相關(guān)系信息。 圖 922 完整的嵌入式設(shè)計(jì)流程圖 2． EDK 設(shè)計(jì)比特文件的組成 如前所述，最終下載到 FPGA 的嵌入式比特流文件是軟、硬件比特流合并在一起的，詳細(xì)的組成部分如圖 923 所示。硬件部分比特流包括 MHS文件、用戶自定義 HDL代碼，二者經(jīng)過(guò)綜合實(shí)現(xiàn)后，產(chǎn)生 .ngc網(wǎng)表，生成硬件系統(tǒng)的比特流文件；軟件系統(tǒng)包括 MSS文件、用戶 .c/cpp/asm文件，通過(guò) GCC 編譯器，生成目標(biāo)文件 .obj，再經(jīng)過(guò)連接合成軟件系統(tǒng)的比特流文件；最后通過(guò) Data2MEM過(guò)程，將軟、硬件比特流合成完整系統(tǒng)比特流文件，通過(guò) JTAG鏈路下載到 FPGA芯片中。 圖 923 EDK 配置比特文件的組成結(jié)構(gòu) EDK 的文件管理架構(gòu) 對(duì)于嵌入式應(yīng)用來(lái)講，軟、硬件協(xié)同開(kāi)發(fā)是非常重要的，雖然 EDK提供了 XPS工具和 SDK工具這兩個(gè)圖形化平臺(tái)，但仍以文 件結(jié)構(gòu)管理為基礎(chǔ)，圖形化平臺(tái)只是方便用戶操作的，所有的設(shè)置內(nèi)容都會(huì)寫(xiě)入相應(yīng)的文件中。了解相應(yīng)格式的文件是掌握 EDK 工具操作的必備知識(shí)。本節(jié)將介紹 EDK構(gòu)建嵌入式系統(tǒng)軟、硬件系統(tǒng)的文件，以及管理、存儲(chǔ)數(shù)據(jù)文件的模式和流程。 1．板級(jí)支持包 Bo