【文章內(nèi)容簡介】 測調試的優(yōu)點，因此本設計的函數(shù)發(fā)生器選擇方案四完成波形發(fā)生的全部功能。 波形函數(shù)輸出控制方式選擇 方案一：控制多路 D/A 開關輸出方式 此種方案為每一路輸出的波形函數(shù)使用一路 D/A 轉換后輸出，通過控制開關控制每一路 D/A是否工作，決定輸出的波形。此種方案可以同時輸出多路波形，但是需 要路 D/A 轉化器，外圍電路復雜，制作成本較高而且控制復雜。 方案二：采用數(shù)據(jù)選擇器方式 D/A 轉換 波形發(fā)生模塊 時鐘 clk 復位 reset 波形輸出選擇模塊 5 此種方案可以利用 VHDL 語言寫出數(shù)據(jù)選擇器，然后每種函數(shù)發(fā)生器的輸出和數(shù)據(jù)選擇器輸入相連接，通過控制開關選擇對應的波形輸出。方案二完全可以得到方案一的設計要求，而且只需一個 D/A 轉換器就可以。電路不需要外部搭建，節(jié)約成本且控制簡單方便。 方案三：采用數(shù)據(jù)分配器方式 此種方案利用數(shù)據(jù)分配器的功能，通過控制開關選擇相應的函數(shù)發(fā)生器模塊，使之產(chǎn)生相應的波形輸出，并通過數(shù)據(jù)分配器的使能復位控制決定是否輸出波形， 此種方案和方案二很 相似，也能夠實現(xiàn)設計的功能也具有方案二的優(yōu)點 。 基于方案二的設計簡便、節(jié)約制作元件和成本、控制簡便等優(yōu)點，選擇方案二作為波形函數(shù)輸出控制方式。 通過以上各個模塊的分析最終確定函數(shù)信號發(fā)生器的自頂向下的細化框圖為： 系統(tǒng)的整體原理框圖： 系統(tǒng)時鐘輸入后，通過復位開關選擇是否產(chǎn)生波形，當各個模塊產(chǎn)生相應的信號波形后，通過波形選擇模塊波形選擇開關選澤輸出不同的波形，再通過 D/A 轉換器轉換，就可以把數(shù)字信號（由 FPGA 輸出 ）變成了相應模擬的信號波形。整個系統(tǒng)設計的核心就是 FPGA部分。 第 4 章 各模塊程序設計及仿真 根據(jù)自上而下的思路進行項目設計。明確每個模塊的功能以后，開始編寫各個模塊的程序。 遞增斜波 icrs 的 VHDL 程序如附錄所示，其中 clk 是輸入時鐘端口， sel0、 sel sel2為選擇波形按鍵值， reset 為輸入復位端口， q為八位二進制輸出端口。 圖 1 遞增斜波模塊仿真圖 程序設計的當復位信號為 0 時，輸出為 0，無對應的波形產(chǎn)生。當復位信號為 1時，每當檢測到時鐘上升沿時，計數(shù)器值加 1，當 增加到最大后清零。計數(shù)值增加呈現(xiàn)線性關系，因此輸出的波形是遞增的斜波。從仿真波形圖也能看出這種變化規(guī)律。 VHDL 描述為： IF reset=39。039。 THEN tmp:= 00000000。復位信號清零 ELSIF clk39。EVENT AND clk=39。139。 THEN IF tmp=11111111 THEN tmp:=00000000。遞增到最大值清零 ELSE tmp:=tmp+1。遞增運算 遞減斜波 dcrs 的 VHDL 程序 如附錄所示，其中 clk 是輸入時鐘端口， sel0、 sel sel2為選擇波形按鍵值， reset 為輸入復位端口， q為八位二進制輸出端口。 波形選 擇模塊 遞增斜波模塊 遞減斜波模塊 三角波模塊 階梯波模塊 正弦波模塊 方波模塊 時鐘 clk 復位 reset 波形選擇開關 D/A轉換器 6 圖 2 遞減斜波模塊仿真圖 程序設計的是復位信號為 0 時輸出為 0，無對應的波形產(chǎn)生。當復位信號為 1 時，當每當檢測到時鐘上升沿時，計數(shù)值減 1，當減到 0 后賦值到最大。計數(shù)值減少呈現(xiàn)線性關系，因此輸出的波形是遞減的斜波。從仿真波形圖也能看出這種變化規(guī)律。 VHDL 描述為： IF reset=39。039。 THEN tmp:=11111111。復位信號置最大值 ELSIF clk39。EVENT AND clk=39。139。 THEN檢測時鐘上升沿 IF tmp=00000000 THEN tmp:=11111111。遞減到 0 置最大值 ELSE tmp:=tmp1。遞減運算 三角波模塊 三角波 delat 的 VHDL 程序如附錄所示，其中 clk是輸入時鐘端口， sel0、 sel sel2為選擇波形按鍵值， reset 為輸入復位端口， q 為八位二進制輸出端口。三角波波形是對稱的，每邊呈線形變化，所以可以根據(jù)數(shù)據(jù)做簡單運算，就可以得到三角波。 圖 3 三角波模塊仿真圖 程序設計的是 reset 復位信號為 0 時輸出為 0，無對應的波形產(chǎn)生。當復位信號為 1時，當每當檢測到時鐘上升沿時，當計數(shù)的數(shù)據(jù)不是最大值時，數(shù)值做遞增運算，當增大到最大時，然后再做遞減運算，因此輸出的波形便呈現(xiàn)出三角波的形狀。從仿真波形圖也能看出這種變化規(guī)律。 VHDL 描述如下： IF reset=39。039。 THEN tmp:=00000000。復位信號為 0，置最小值 ELSIF clk39。EVENT AND clk=39。139。 THEN檢測時鐘上升沿 IF a=39。039。 THEN IF tmp=11111110 THEN tmp:=11111111。 置最大值 a:=39。139。 ELSE 不是最大值時遞增 tmp:=tmp+1。遞增運算 END IF。 ELSE IF tmp =00000001 THEN tmp:=00000000。 置最小值 a:=39。039。 ELSE a 為 1 時，執(zhí)行遞減運算 tmp:=tmp1。遞減運算 階梯波模塊 階梯波 ladder 的 VHDL 程序如附錄所示，其中 clk 是輸入時鐘端口， sel0、 sel sel2為選擇波形按鍵值， reset 為輸入復位端口， q為八位二進制輸出端口。 圖 4 階梯波模塊仿真圖 7 階梯波設計的是數(shù)據(jù)的遞增是以一定的階梯常數(shù)向上增加，所以輸出的波形呈現(xiàn)是成階梯狀的，而不是，完全呈現(xiàn)是直線增長。從仿真波形圖也能看出這種變化規(guī)律。 VHDL 描述如下： IF reset=39。039。 THEN tmp:=00000000。復位信號為 0，置最小值 ELSIF clk39。EVENT AND clk=39。139。 THEN檢測時鐘上升沿 IF a=39。039。 THEN判斷 a數(shù) 值，計數(shù)。 IF tmp=11111111 THEN tmp:=00000000。 計數(shù)到最大清零 a:=39。139。 ELSE tmp:=tmp+16。階梯常數(shù)為 16，可修改 a:=39。139。 END IF。 ELSE a:=39。039。循環(huán)計數(shù)標志 END IF。 END IF。 q=tmp。 END PROCESS。 END behave。 正弦波 sin的 VHDL 程序如附錄所示，其中 clk 是輸入時鐘端口， sel0、 sel sel2為選擇波形按 鍵值， reset 為輸入復位端口， q為八位二進制輸出端口。 圖 5 正弦波模塊仿真圖 正弦波產(chǎn)生原理：通過循環(huán)不斷地從波形數(shù)據(jù) ROM 文件中依次讀取正弦波一個周期在時域上 64個采樣點的波形數(shù)據(jù)送入波形 DAC，從而產(chǎn)生正弦波。 方波模塊 方波模塊的 square 的 VHDL 程序描述如下：其中 clk 為輸入時鐘端口， sel0、 selsel2 為選擇波形按鍵值， reset 為輸入復位端口， q為整數(shù)輸出端口。 圖 6 方波模塊仿真圖 方波模塊的設計是當內(nèi)部計數(shù) t 達到 64 時，根據(jù)輸出標志 a 的數(shù)值輸出對應的數(shù)值，當 a=0 輸出 0，也即是方波周期中的低電平，當 a=1，輸出 255，也即是方波周期中的高電平。連續(xù)的輸出便成了觀測到的方波波形。其 VHDL 描述如下： 8 IF clr=39。039。 THEN a=39。039。 ELSIF clk39。EVENT AND clk=39。139。 THEN 檢測時鐘上升沿 IF t63 THEN 計數(shù) 64 個點 t:=t+1。計數(shù) ELSE t:=0。 當計數(shù)的值大于 64 時，清零。 a=NOT a。 對 內(nèi)部 a 變量取反， a 變化啟動進程 END PROCESS。 ............... PROCESS(clk， a) BEGIN IF clk39。EVENT AND clk=39。139。 THEN IF a=39。139。 THE