【文章內(nèi)容簡介】 字地 （ DGND）的引腳。在線路設(shè)計中，必須將所有的器件的模擬 地和數(shù)字地分別連接，然后將模擬地與數(shù)字地僅在一點上相連。 6 第 2 章電路系統(tǒng)設(shè)計 圖 24 ADC0832 控制信號時序圖 數(shù)據(jù)處理 數(shù)字電壓表的核心為 STC89C52 單片機和 ADC0832A/D 轉(zhuǎn)換集成芯片。 ADC0832 是 CMOS 的連續(xù)比較式 A/D 轉(zhuǎn)換器，采用差動式模擬電壓輸入，三態(tài)門 CS WR 數(shù) 字 輸 出 。 端 接 地 ， 由 單 片 機 選 擇 控 制 模 擬 信 號 輸 入 ， 給 選擇信號一個負(fù) 脈沖，開始 A/D 模數(shù)轉(zhuǎn)換，當(dāng) A/D 轉(zhuǎn)換結(jié)束后， INTR 端輸出低電平，單片機開 始讀取 A/D 轉(zhuǎn)換后的數(shù)據(jù)。單片機進(jìn)行數(shù) 據(jù)處理，由 STC89C52 的 P2 口讀出，將 P2 a g h 單片機的 口與數(shù)碼管的 ― 及 相連，高電平的位對應(yīng)的發(fā)光二極管亮，這 樣，由 P2 口輸出不同的代碼，就可以控制數(shù)碼管顯示不同的電壓值?？赏ㄟ^調(diào)節(jié) 輸入端的電位器，實現(xiàn)更大范圍的電壓測量，但精度會相應(yīng)降低，誤差也會相應(yīng) 增加。 7 電子科技大學(xué)成都 學(xué)院本科課程設(shè)計論文 STC89C52 圖 25STC89C52 引腳圖 STC89C52 圖 25 是一個低功耗，高性能 CMOS8位單片機，片內(nèi)含 4kBytes ISP Insystemprogrammable 的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲器，器件 采用 ATMEL 公司的高密度、非易失性存儲技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng) 及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處理器和 ISPFlash 存儲單元，功 能強大的微型計算機的 STC89C52 可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價比的 解決方案。 STC89C52 具有如下特點： 40 個引腳， 4kBytesFlash 片內(nèi)程序存儲器，128bytes RAM 32 / I/O 5 的隨機存取數(shù)據(jù)存儲器 （ ）， 個外部雙向輸入輸出 （ ）口， 個中斷優(yōu) 先級 2 層中斷嵌套中斷， 2 個 16 位可編程定時計數(shù)器 ,2 個 全雙工串行通信口，看 門狗（ WDT）電路，片內(nèi)時鐘振蕩器。 1 ．主要特性： 8 第 2 章電路系統(tǒng)設(shè)計 ?與 MCS51 完全兼容 ? 4K 字節(jié)可編程 FLASH 存儲器 壽命： 1000 寫 /擦循環(huán) ?全靜態(tài)工作： 0Hz33MHz ?三級程序存儲器保密鎖定 ? 128*8 位內(nèi)部 RAM 32 I/O ? 條可編程 線 ?兩個 16 位定時器 /計數(shù)器 ? 6 個中斷源 ?可編程串行通道 ?低功耗的閑置和掉電模式 ?片內(nèi)振蕩器和時鐘電路 2 ．管腳說明： VCC：供電電壓。 GND：接地。 P0 P0 8 I/O 8TTL 口： 口 為 一 個 位 漏 級 開 路 雙 向 口 ， 每 腳 可 吸 收 門電流。當(dāng) P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器， 它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口， FIASH P0 P0 當(dāng) 進(jìn)行校驗時， 輸出原碼，此時 外部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供 上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收 輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被 外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和 校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸 4 TTL P2 1 出 個 門電流，當(dāng) 口被寫“”時，其管腳被內(nèi)部上拉電 阻拉高，且作為 輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部 上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2 1 口輸出地址的高八位。在給出地址“”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八 9 電子科技大學(xué)成都學(xué)院本科課程設(shè)計論文 位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 P3 8 I/O 4 TTL 口： 口管腳是 個帶內(nèi)部上拉電阻的雙向 口，可接收輸出 個 門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸 入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 （串行輸入口） （串行輸出口） （外部中斷 0） （外部中斷） （記時器 0 外部輸入） （記時器 1 外部輸入） （外部數(shù)據(jù)存儲器寫選通） （外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編 程校驗接收一些控制信號。 I/O 口作為輸入口時有兩種工作方式，即所謂的讀端口與讀引腳。讀端口時實 際上并不從外部讀入數(shù)據(jù)，而是把端口鎖存器的內(nèi)容讀入到內(nèi)部總線，經(jīng)過某種 運算或變換后再寫回到端口鎖存器。只有讀端口時才真正地把外部的數(shù)據(jù)讀入到 內(nèi)部總線。上面圖中的兩個三角形表示的就是輸入緩沖器 CPU 將根據(jù)不同的指令 分別發(fā)出讀端口或讀引腳信號以完成不同的操作。這是由硬件自動完成的，不需 要我們操心，然后再實行讀引腳操作，否則就可能讀入出錯，為什么看上面的圖， 1 0Q 0Q^ 1 如果不對端口置 端口鎖存器原來的狀態(tài)有可能為 端為 為 加到場效應(yīng)管 柵極的信號為 1，該場效應(yīng)管就導(dǎo)通對地呈現(xiàn)低阻抗，此時即使引腳上輸入的信號 為 1，也會因端口的低阻抗而使信號變低使得外加的 1 信號讀入后不一定是1。若 1 先執(zhí)行置 操作，則可以使場效應(yīng)管截止引腳信號直接加到三態(tài)緩沖器中實現(xiàn)正 確的讀入，由于在輸入操作時還必須附加一個準(zhǔn)備動作，所以這 類 I/O 口被稱為準(zhǔn) 雙向口。 89C51 的 P0/P1/P2/P3 口作為輸入時都是準(zhǔn)雙向口。接下來讓我們再看另 P1 P0P2P3 一個問題，從圖中可以看出這四個端口還有一個差別，除了 口外 口都 還有其他的功能。 10 第 2 章電路系統(tǒng)設(shè)計 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電 平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的 地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不 變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部 輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部 數(shù)據(jù)存儲器時，將 跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時，ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。 如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機 器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號 將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時，則在此期間外部程序存儲 器（ 0000HFFFFH）， 不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于 施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置 為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可 采用。如采用外部時鐘源驅(qū)動器件 ,XTAL2 應(yīng)不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器 ,因此對外部時鐘信號 的脈寬無任何要求 ,但必須保證脈沖的高低電平要求的寬度。 整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合并保持 , ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中 ,代碼陣列全被寫“ 1”且在任 何非空存儲字節(jié)被重復(fù)編程以前 ,該操作必須被執(zhí)行。 此外 ,STC89C52 設(shè)有穩(wěn)態(tài)邏輯可以在低到零頻率的條件下靜態(tài)邏輯支持兩種 , , 軟件可選的掉電模式。在閑置模式下 ,CPU 停止工作。但 RAM,定時器 ,計數(shù)器 ,串口 和中斷系統(tǒng)仍在工作。在掉電模式下 ,保存 RAM 的內(nèi)容并且凍結(jié)振蕩器 ,禁止所用 其他芯片功能直到下一個硬件復(fù)位為止。 , 11 電子科技大學(xué)成都學(xué)院本科課程設(shè)計論文