【文章內(nèi)容簡介】 腳 ADC0809芯片為 28引腳雙列直插式封裝，其引腳排列如圖 14所示。 (1)IN0～ IN7： 8路模擬量輸入通道。 (2)A、 B、 C：模擬通道地址線。這 3根地址線用于對 8路模擬通道的選擇，其譯碼關(guān)系如表 11所示。其中， A為低地址， C為高地址，引腳圖中為 ADDA， ADDB和 ADDC。 (3)ALE：地址鎖存允許信號。對應 ALE上跳沿， A、 B、 C地址狀態(tài)送入地址鎖存器中。 (4)START：轉(zhuǎn)換啟動信號。 START上升沿時，復位 ADC0809； START下降沿時啟動芯片，開始進行A/D轉(zhuǎn)換；在 A/D轉(zhuǎn)換期間， START應保持低電平。本信號有時簡寫為 ST。 (5)D7～ D0：數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機的數(shù)據(jù)線直接相連。 D0為最低位，D7為最高。 (6)OE：輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機輸出轉(zhuǎn)換得到的數(shù)據(jù)。 OE=0，輸出數(shù)據(jù)線呈高阻； OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。 (7)CLK：時鐘信號。 ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。通常使用頻率為 500KHz的時鐘信號。 (8)EOC：轉(zhuǎn)換結(jié)束信號。 EOC=0,正在進行轉(zhuǎn)換； EOC=1,轉(zhuǎn)換結(jié)束。使用中該狀態(tài)信號即可作為查詢的狀態(tài)標志，又可作為中斷請求信號使用。 (9)Vcc： +5V電源， GND：地。 (10)Vref：參 考電壓。參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為 +5V(Vref(+)=+5V, Vref()=0V)。 3) ADC0809 的工作原理： 首先輸入 3位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通 8路模擬輸入之一到比較器。 START上升沿將逐次逼近寄存器復位。下降沿啟動 A/D轉(zhuǎn)換，之后 EOC輸出信號變低，指示轉(zhuǎn)換正在進行。直到 A/D轉(zhuǎn)換完成， EOC變?yōu)楦唠娖?，指?A/D轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個信號可用作中斷申請。當 OE輸入高電平時，輸出三態(tài)門打開 ，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 （注意： ALE信號常與 START信號連在一起，這樣連接可以在信號的前沿寫入地址信號，在其后沿啟動 A/D轉(zhuǎn)換，圖 15為 ADC0809信號的時序配合圖）。 15 圖 15 ADC0809信號的時序配合 （ 2） . 數(shù)據(jù)處理及控制芯片 AT89S51： AT89S51是美國 ATMEL公司生產(chǎn)的低功耗、高性能 CMOS 8位單片機。圖 16和 17分別為其實物圖和內(nèi)部總體結(jié)構(gòu)圖。 AT89S51片內(nèi)含有 4k字節(jié) Flash閃速存儲器， 128字節(jié)內(nèi)部 RAM， 32個 I/O 口線，看門狗 (WDT)，兩個數(shù)據(jù)指針，兩個 16 位定時 /計數(shù)器 ,一個 5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時 ,S51可降至 0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止 CPU的工作，但允許 RAM，定時 /計數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復位。由于將多功能 8位 CPU和閃爍存儲器組合在單個芯片中， ATMEL的 AT89S51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了 一種靈活性高且價廉的方案。 圖 16 AT89S51實物圖 1) 主要性能參數(shù) 與 MCS51產(chǎn)品指令系列完全兼容； 4K字節(jié)在系統(tǒng)編程 (ISP)Flash閃速存儲器； 1000次擦寫周期； ～ V工作電壓范圍； 全靜態(tài)工作模式： 0Hz～ 33MHz； 三級程序加密鎖； 128字節(jié)內(nèi)部 RAM； 32個可編程 I/O口線； 2個 16位的定時 /計數(shù)器； 6個中斷源； 16 圖 17 AT89S51芯片內(nèi)部總體結(jié)構(gòu)圖 全雙工串行 UART通道； 低工耗空閑和掉電模式； 中斷可從空閑模式喚醒系統(tǒng)； 看門 狗 (WDT)及雙數(shù)據(jù)指針； 掉電標識和快速編程特性； 靈活的在系統(tǒng)編程 (ISP字節(jié)或頁寫模式 )。 2) AT89S51 的引腳： 17 AT89S51芯片為 40引腳雙列直插式封裝，其引腳排列如圖 18所示。 圖 18 AT89S51 的引腳圖 (5)P2口： P2口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O口， P2口的輸出緩沖器可驅(qū)動 4個 TTL邏輯門電路。對 P2口管腳寫入 “1” 后，被內(nèi)部上拉電阻拉高，可用作輸入。 P2口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P2口當用于外部程序存儲器或 16位地址外部數(shù)據(jù)存儲器進行存取時， P2口輸出地址的高八位。在訪問 8位地址外部數(shù)據(jù)存儲器時， P2口線上的內(nèi)容，在整個訪問期間不改變。 P2口在 FLASH編程和校驗時接收高八位地址信號和控制信號。 (6)P3口： P3口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O口， P3口的輸出緩沖器可驅(qū)動 4個 TTL邏輯門電路。對 P3口管腳寫入 “1” 后，被內(nèi)部上拉電阻拉高，可用作輸入。 P3口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。 P3口除了一般 I/O線的功能外，還具有更為重要的第二功能，如表 13所示。 P3口同時為 FLASH編程和編程校驗接收一些控制信號。 (1)V (1)VCC：電源電壓； (2)GND：接地； (3)P0口： P0口是一組 8位漏極開路雙向 I/O口，每位引腳可驅(qū)動 8個 TTL邏輯門路。對 P0 口的管腳寫 “ 1” 時，被定義為高阻抗輸入。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，它可以被定義為數(shù)據(jù)總線和地址總線的低八位。在 FLASH編程時， P0 口作為原碼輸入口；當 FLASH進行校驗時，P0輸出原碼，此時 P0 外部必須接上拉電阻。 (4)P1口： P1口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O口， P1 口的輸出緩沖器可驅(qū)動 4個 TTL邏輯門電路。對 P1口管腳寫入 “1” 后，被內(nèi)部上拉電阻拉高，可用作輸入。 P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部接有上拉電阻的緣故。在 FLASH編程和校驗時， P1口作為低八位地址接 收。 P1口還具有第二功能，如表 12所示。 表 12 P1口的第二功能 18 端口引腳 第二功能 MOSI(用于 ISP編程 ) MISO(用于 ISP編程 ) SCK(用于 ISP編程 ) 表 13 P3口的第二功能 端口引腳 第二功能 RXD（串行輸入口） TXD（串行輸出口） /INTO（外部中斷 0） /INT1（外部中斷 1） T0（定時器 0外 部輸入） T1（定時器 1外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） (7) RST：復位輸入。當振蕩器復位器件時，要保持 RST腳兩個機器周期的高電平時間。 (8) ALE//RPOG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時， ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外 部數(shù)據(jù)存儲器時，將跳過一個 ALE脈沖。如想禁止 ALE的輸出可在 SFR8EH地址上置 0。此時， ALE只有在執(zhí)行 MOVX， MOVC指令是 ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE禁止，置位無效。 (9)/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的信號將不出現(xiàn)。 (10)/EA/VPP：當保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否