【文章內容簡介】 圖 STC89C52 引腳圖 STC89C52 引腳圖如圖 ， 引腳說明如下： P0 口： P0 口是一 個 8 位漏極開路的雙向 I/O 口。作為輸出口 ， 每位能驅動 8 個TTL 邏輯電平。對 P0 端口寫 “1” 時，引腳用作高阻抗輸入 。 當訪問外部程序和數據存儲器時， P0 口也被作為低 8位地址 /數據復用。在這種模式下， P0不具有內部上拉電阻。在 flash 編程時， P0 口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗時，需要外部上拉電阻。 P1 口： P1口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p1 輸出緩沖器能驅動4個 TTL 邏輯電平。對 P1端口寫 “1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。 此外， 和 分別作定時器 /計數器 2的外部計數輸入（ ）和定時器 /計數器 2 的觸發(fā)輸入（ ）。在 flash 編程和校驗時， P1口接收低 8 位地址字節(jié)。 引腳號第二功能： T2（定時器 /計數器 T2 的外部計數輸入），時鐘輸出 T2EX（定時器 /計數器 T2的捕捉 /重載觸發(fā)信 號和方向控制） 北京化工大學北方學院畢業(yè)設計（論文） 11 MOSI（ 在系統編程用） MISO（在系統編程用） SCK（在系統編程用） P2 口： P2 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， P2 輸 出 緩沖器能驅動 4個 TTL邏輯電平。對 P2 端口寫 “1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。在訪問外部程序存儲器或用 16 位地址讀取外部數據存儲器（例如執(zhí)行 MOVX @DPTR）時， P2口送出高八位地址。在這種應用中， P2口使 用很強的內部上拉發(fā)送 1。在使用 8位地址（如 MOVX @RI）訪問外部數據存儲器時， P2口輸出 P2 鎖存器的內容。在 flash 編程和校驗時 ， P2 口也接收高 8 位地址字節(jié)和一些控制信號。 P3 口： P3 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p3 輸出緩沖器能驅動 4個 TTL邏輯電平 。 對 P3 端口寫 “1” 時 ， 內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。 P3 口亦作為 AT89S52 特殊功能（第二功能）使用，如下表所示。在 flash編 程和校驗時， P3 口也接收一些控制信號。 端口引腳 第二功能： RXD(串行輸入口 ) TXD(串行輸出口 ) INTO(外中斷 0) INT1(外中斷 1) TO(定時 /計數器 0) T1(定時 /計數器 1) WR(外部數據存儲器寫選通 ) RD(外部數據存儲器讀選通 ) 此外， P3 口還接收一些用于 FLASH 閃存 編程和程序校驗的控制信號。 RST：復位輸入。當振蕩器工作時， RST 引腳出現兩個機器周期以上高電平將是單片機復位 。 ALE/PROG：當訪問外部程序存儲器或數據存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8位字節(jié)。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數據存儲器時將跳過一 個 ALE 脈沖。對 FLASH 存儲器編程期間，該引腳還用于輸北京化工大學北方學院畢業(yè)設計（論文） 12 入編程脈沖（ PROG）。如有必要 ， 可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE激活。此外，該引腳會被微弱拉高，單 片機執(zhí)行外部程序時，應設置 ALE 禁止位無效。 PSEN：程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89S52由外部程序存儲器取指令（或數據）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖，在此期間，當訪問外部數據存儲器，將跳過兩次 PSEN 信號。 EA/VPP： 外部訪問允許 ， 欲使 CPU僅訪問外部程序存儲器（地址為 0000HFFFFH），EA 端必須保持低電平（接地）。需注意的是：如果加密位 LB1 被編程，復位時內部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內部程序 存儲器的指令。FLASH 存儲器編程時，該引腳加上 +12V 的編程允許電源 Vpp，當然這必須是該器件是使用 12V 編程電壓 Vpp。 XTAL1：振蕩器反相放大器和內部時鐘發(fā)生電路的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 晶振電路 的設計 在單片機系統 正常工作 中 晶振發(fā)揮著不可 替代 的作用 ， 作為單片機運行的基礎，它結合單片機內部電路產生單片機所需要的時鐘頻率， 這為 單片機 系統提供了基本的時鐘信號， 而 單片機晶振提供的時鐘頻率越高，單片機的運行速度越快，單片機一切指令的執(zhí)行都是 以 單片機晶振提供的時鐘頻 率 為基礎 。 圖 晶振電路圖 晶振電路圖的設計采用內部方式時鐘電路 方式 ，如圖 ， 晶體振蕩器的振蕩信號從 XTAL2 端送入內部時鐘電路， 它將該振蕩信號二分頻，產生一個兩相時鐘信號 P1和 P2 供單片機使用。時鐘信號的周期稱為狀態(tài)時間 S，它是振蕩周期的 2 倍 ， P1 信號在每個狀態(tài)的前半周期有效 ，在每個狀態(tài)的后半周期 P2信號有效。 CPU 就是以兩相時鐘 P1 和 P2 為基本節(jié)拍協調單片機各部分有效 的進行工作 。 Y1 C1 30pf C2 30pf XTAL1 XTAL2 北京化工大學北方學院畢業(yè)設計（論文） 13 復位電路 的設計 復位電路 在單片機系統中 用于產生復位信號， 主要是 通過 RST 引腳送入單片機，進行 復位操作。 它的 穩(wěn)定 直接影響單片機系統工作的可靠性，因此，復位電路的設計和研究 非常重要 。單片機的復位 分為 加電復位和手動復位兩種方式。加電復位是指通過專用的復位電路產生復位信號。它是系統原始 的 復位方式，發(fā)生在開機加電時，是系統自動完成的。手動復位也是通過 設計 專用的復位電路 來 實現 復位 。在單片機系統中，手動復位是必須具有的功能，在調試或運行時，若遇到死機、死循環(huán)或程序“跑飛”等情況，手動復位是 處理 這種尷尬局面的常用方法。 在本設計中采用按鍵電平復位電路，如圖 復位電路 圖 復位電路 原理 圖 P 1 01P 1 12P 1 23P 1 34P 1 45P 1 56P 1 67P 1 78P 3 2 /I N T 012P 3 3 /I N T 113P 3 4 /T 014P 3 5 /T 115X218X119R E S E T9P 3 0 /R X D10P 3 1 /T X D11GND20P S E N29A L E /P R O G30E A / V P P31P 3 6 /W R16P 3 7 /R D17P 2 021P 2 122P 2 223P 2 324P 2 425P 2 526P 2 627P 2 728P 0 732P 0 633P 0 534P 0 435P 0 336P 0 237P 0 138P 0 039VCC40U1 A T 8 9 S 5 2S5 KG+C E 1 10uf+ 5 VR1 10k+ 5 VP 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 6P 1 7P 3 2P 3 3P 3 4P 3 5T X DR X DSTC89C52 北京化工大學北方學院畢業(yè)設計（論文） 14 A/D轉換電路 相關 TLC1549 是美國德州儀器公司生產的 10位模數轉換器。它采用 CMOS 工藝，具有內在的采樣和保持，采用差分基準電壓高阻輸入 ，抗干擾性強，該 芯片 具有 兩個數字輸入端和一個 3態(tài)輸出端，它們提供與微處理器串行端口的 3線接口。 本芯片 具備自動采樣保持功能，采取差分基準電壓高阻輸入，可按比例量程校準轉換范圍， 可以 實現低誤差的轉換 ， 總不可調整誤差 為 177。 1LSB Max（ ）。 (1)TLC1549 的 性能特點： 10 位分辨率Ａ／Ｄ轉換器； 內在的采樣和保持； 總不可 調整誤差177。 1LSB MAX； 片內系統時鐘； CMOS 工藝。 (2)TLC1549 的極限參數 ： 電源電壓范圍： 至 ； 輸入電壓范圍： 至 Vcc+； 輸出電壓范圍： 至 Vcc+； 正基準電壓： Vcc+； 負基準電壓： ； 峰值輸入電流： 177。 20mA； 峰值總輸入電流： 177。 30mA。 (3)TLC1549 引腳其功能： 圖 TLC1549 引腳圖 北京化工大學北方學院畢業(yè)設計（論文） 15 TLC1549 引腳圖如圖 ， 其中 CS位芯片選擇段低電平有效 ； ANANLOG IN 為模 擬信號輸入端， DATA OUT 為轉換結果輸出端，在時鐘信號的作用下，前次轉換結果以串行方式依次由該引腳送出； I/O CLOCK 為輸入 /輸出時鐘； REF+為基準電壓的高端值（通常為 Vcc）加至該引腳，最大輸入電壓范圍由加至 REF+和 REF的電壓差決定； REF為基準電壓的低端值（通常為地）加至該引腳； Vcc 為正電源電壓。 (4)工作原理 ： 當芯片選擇（ CS）無效（高）時， I/O CLOCK 跟先前一樣禁止以及 DATA OUT 為高阻抗狀態(tài)。當串行借口讓 CS 有效（低）時，開始轉換過程， I/O CLOCK 使能，并 使DATA OUT 端脫離高阻抗狀態(tài)。然后，串行接口向 I/O CLOCK 提供時鐘序列，并從 DATA OUT 接收先前轉換的結果。 I/O CLOCK 從主機串行接口上接收到一個 10 至 16 個時鐘的序列。前 10 個時鐘為采樣模擬輸入提供控制時序 。 圖 TLC1549 工作時序圖 在 CS的下降沿，前次轉換的 MSB 出現在 DATA OUT 端。 10 位數據通過 DATA OUT 被發(fā)送到主機串行接口。為了開始轉換，最少需要 10 個時鐘脈沖。如果 I/O CLOCK 傳送大于 10個時鐘長度，那么在的 10 個時鐘的下降沿，內部邏輯把 DATA OUT 拉至低電平以確保其余位的值為零。在正常進行的轉換周期內，規(guī)定時間內 CS 端高電平至低電平的跳變可終止該周期，器件返回初始狀態(tài)（輸出數據寄存器的內容保持為前次轉換結果）。由于可能破壞輸出數據，所以在接近轉換完成時要小心防止 CS 被拉至低電平。時序圖如圖 。 對于連續(xù)逐次逼近型的模數轉換器 TLC1549。 CMOS 門限檢測器通過檢測一系列電容的充電電壓 決定 A/D 轉換后的數字量 的每一位，如圖 。在轉換過程的第一階段，模擬輸入量同時關閉 SC和 ST 進行充電采樣，這一過程使所 有電容的充電電壓北京化工大學北方學院畢業(yè)設計（論文） 16 之和達 到模數轉換器的輸入電壓。 由 圖 中可知， 轉換過程的第二階段打開所有 SC和 ST， CMOS 門限檢測器通過識別每一只電容的電壓確定每一位。 使其接近參考電 壓。在這個過程中， 10 只電容逐一檢測，直到確定轉 換的十位數字量。其詳細步驟為：門限檢測器檢測第一只電容（ weight=512）的電壓．該電容的節(jié)點 512 連接到 REF+。梯型網絡中其他電容的等效節(jié) 點接到 REF。如果總節(jié)點的電壓大于門限檢測器 的電壓（大約 Vcc的一半 ） ，“ 0”被送至輸出寄存器，此 時 512weight 的電容連接到 REF。經反相后為 “ 1”，即為最高位 MSB 為 1：如果總節(jié)點的電壓小于 門限檢測器的電壓（大約 Vcc的一半），“ 1”被送至輸 出寄存器 此時 512weight 的電容連接到 REF+， 經反相后為“ 0”，存為最高位 MSB 為 0 對于 256weight 的電 容和 128weight 的電容也要通過連續(xù)逐次逼近型的重復操作，直到確定從高位 （ MSB）到低位（ LSB）所有數 字量，即為初始的模擬電壓數字量。整個轉換過程調整 VRF和 VRF+以便從數字 0 至 1跳變的電壓 為 ，滿度跳變電壓為 ，即 1LSB＝ 。 圖 連續(xù)逐次逼近系統采 樣模式圖 北京化工大學北方學院畢業(yè)設計（論文） 17 (5）