【文章內(nèi)容簡介】 行判別 ,就可以確定當(dāng)時(shí)積分器的狀態(tài)。計(jì)數(shù)器是由微處理器內(nèi)部的 8 位寄存器 B,C,D 級聯(lián)組成 ,其中寄存器 B 為計(jì)數(shù)器的低 8 位 ,寄存器 D 為計(jì)數(shù)器的高 8 位。這里選擇系數(shù) m =7,因此在 T21 期間將從寄存器 B 的最高位計(jì)數(shù) ,在 T22 期間將從寄存器 B 的最低位計(jì)數(shù)。 脈沖調(diào)寬式 A/D 轉(zhuǎn)換器是 Solartron 公司的專利 ,它也是在雙積分式 A/D 轉(zhuǎn)換器的基礎(chǔ)上發(fā)展起來的。脈沖調(diào)寬式 A/D 轉(zhuǎn)換器主要克服雙積分式 A/D 轉(zhuǎn)換器的下述不足之處 :積分器輸出斜波電壓的線性度有限 ,使雙積分式 A/D轉(zhuǎn)換器的精度很難高于%。積分器式 A/D 轉(zhuǎn)換器采樣是間斷的 ,因此不能對被測信號進(jìn)行連續(xù)監(jiān)測。脈沖調(diào)寬式 A/D 轉(zhuǎn)換器的原理框圖如圖 211 （ a）所示，由一個(gè)積分器、兩個(gè)比較器、一個(gè)可逆計(jì)數(shù)器和一些門電路組成。積分器有三個(gè)輸入信號 :被測信號 Ux、強(qiáng)制方波Uf 以及正負(fù)幅度相等的基準(zhǔn) UR。由于強(qiáng)制方波的作用大于其余兩者之和 ,所以積分器輸出為正負(fù)交替的三角波。當(dāng)三角波的正峰和負(fù)峰超越了兩個(gè)比較器的比較電平+U 和 U 時(shí) ,比較器便產(chǎn)生升脈沖和降脈沖。一方面 .升降脈沖用來交替地把正負(fù)基準(zhǔn)電壓接入到積分器的輸入端 ,另一方面 ,升降脈沖分別控制門 Ⅰ 和門 Ⅱ ,以便控制可逆計(jì)數(shù)器進(jìn) 行加法計(jì)數(shù)和減法計(jì)數(shù)。上述分析可知 ,當(dāng) Ux=0 時(shí) ,積分器的輸出動(dòng)態(tài)地對零平衡 ,因而升降脈沖寬度相等 ,可逆計(jì)數(shù)器在一個(gè)周期內(nèi)的計(jì)數(shù)值為零。如果有信號Ux 輸入時(shí) ,它將使積分器輸出正向斜率增加負(fù)向斜率減少 ,從而使升脈沖寬度增加 ,降脈沖寬度減少 ,則可逆計(jì)數(shù)器加法計(jì)數(shù)多于減法計(jì)數(shù) ,兩者之差即代表 Ux 的大小。上述 A/D 轉(zhuǎn)換器各點(diǎn)波形如圖 211（ b）所示，為簡化起見，沒考慮正負(fù)基準(zhǔn)電壓對積分輸入電壓的影響。被測電壓的平均值與可逆計(jì)數(shù)器進(jìn)行加法計(jì)數(shù)的時(shí)間與減法計(jì)數(shù)之差成正比 ,即與計(jì)數(shù)器的 計(jì)數(shù)值成正比。由于脈沖調(diào)寬式 A/D 轉(zhuǎn)換器中的積分器在每個(gè)測量周期中要往返多次 ,使積分器的非線性得到了良好的補(bǔ)償 。由于 A/D 轉(zhuǎn)換對Ux 的采樣是連續(xù)的 ,便于對 Ux 不間斷地檢測 ,克服了雙積分 A/D 轉(zhuǎn)換器前述的不足。 8 圖 脈沖調(diào)寬式 A/D轉(zhuǎn)換器原理 Fig Pulse width modulation A/D converter principle 在本設(shè)計(jì)中使用的 A/D 轉(zhuǎn)換芯片是 ICL7135， ICL7135 精度高、抗干擾性能好、價(jià)格低 ,應(yīng)用十分廣泛。下面為 ICL7135 的引腳定義、主要特性及 其與單片機(jī)的接口 。 1234567891011121314 1516171819202122232425262728VREFERENCEANLOG COMMONIN OUTAZ INBUFF OUTREF CAPREF CAP+IN LOIN HIV+(MSD)D5(LSB)B1B2UNDERRANGEOVERRANGESTROBER/HDIGITAL GNDPOLCLOCK INBUSY(LSD)D1D2D3D4(MSB)B8B4* ICL7135 圖 ICL7135 的引腳圖 Fig ICL7135 Pin Map ICL7135 的引腳功能及主要特性 ： 9 ICL7135 是雙斜積分式 4 位半單片 A/D 轉(zhuǎn)換器 ,28 腳 DIP 封裝。其引腳功能如下：{1}腳（ V） 5V電源端 。{2}腳（ VREF）基準(zhǔn)電壓輸入端 。{3}腳（ AGND）模擬地 。{4}腳（ INT）積分器輸入端 ,接積分電容 。{5}腳（ AZ）積分器和比較器反相輸入端 ,接自零電容 。{6}腳（ BUF）緩沖器輸出端 ,接積分電阻 。{7}腳（ CREF+）基準(zhǔn)電容正端 。{8}腳（ CREF）基準(zhǔn)電容負(fù)端 。{9}腳（ IN）被測信號負(fù)輸入端 。{10}腳（ IN+）被測信號正輸入端 。{11}腳（ V+） +5V 電源端 。{12}、 {17}～ {20}腳（ D1~D5）位掃描輸出端 。{13}～{16}腳（ B1~B5） BCD 碼輸出端 。{21}腳（ BUSY）忙狀態(tài)輸出端 。{22}腳（ CLK）時(shí)鐘信號輸入端 。{23}腳（ POL）負(fù)極性信號輸出端 。{24}腳（ DGND）數(shù)字地端 。{25}腳（ R/H）運(yùn)行／讀數(shù)控制端 。{26}腳（ STR）數(shù)據(jù)選通輸出端 。{27}腳（ OR）超量程狀態(tài)輸出端 。{28}腳（ UR）欠量 程狀態(tài)輸出端。 ICL7135 的主要性能特點(diǎn)為： 1） 輸入阻抗達(dá) 109Ω以上 ,對被測電路幾乎沒有影響 ； 2）自動(dòng)校零 ； 3）有精確的差分輸入電路 ； 4）自動(dòng)判別信號極性 ； 5）有超、欠壓輸出信號 ； 6）采用位掃描與 BCD 碼輸出 。 本設(shè)計(jì)中使用單片機(jī)串行方式采集 ICL7135 的數(shù)據(jù)以實(shí)現(xiàn)單片機(jī)電壓表和小 型智能儀表的設(shè)計(jì)方案。 ICL7135 的測量周期 ICL7135 的測量周期包括下列四相（節(jié)拍）： （ 1） AUTOZERO（自動(dòng)調(diào)零）相 圖 Vid=常數(shù)時(shí) ICL7135 的時(shí)序圖 Fig Vid= Constant ICL7135timing Diagram 在該相時(shí)，內(nèi)部 IN+和 IN輸入與引腳斷開，且在內(nèi)部連接到 NLGCOMMON，基準(zhǔn)電容被充電至基準(zhǔn)電壓，系統(tǒng)接成閉環(huán)并為自動(dòng)調(diào)零（ AUTOZERO）電容充電 10 以補(bǔ)償緩沖放大器、積分器和比較器的失調(diào)電壓。此時(shí)，自動(dòng)調(diào)零精度令受系統(tǒng)噪聲的限制，以輸入為基準(zhǔn)的總失調(diào)小于 10μV。 （ 2） SINGALINTEGRATE（信號積分）相 在該相，自動(dòng)調(diào)零環(huán)路被打開，內(nèi)部的 IN+和 IN輸入被連接至外部引腳。在固定的時(shí)間周期內(nèi)，這 些輸入端之間的差分電壓被積分。當(dāng)輸入信號相對于轉(zhuǎn)換器電源不反相（ NORETURN）時(shí)， IN可直接連接至 ANJGCOMMON 以便輸出正確的共模電壓。同時(shí)，在這一相完成的基礎(chǔ)上，輸入信號的極性將被系統(tǒng)所記錄。 （ 3） DEINTEGRATE（去積分）相 該相的基準(zhǔn)用于完成去積分（ DEINTEGRATE）任務(wù)，此時(shí)內(nèi)部 IN在內(nèi)部連接ANLGCOMMON， IN+跨接至先前已充電的基準(zhǔn)電容，所記錄的輸入信號的極性可確保以正確的極性連接至電容以使積分器輸出極性回零。輸出返回至零所需的時(shí)間正比于輸入信號的幅度。返 回時(shí)間顯示為數(shù)字讀數(shù)，并由 1000（ Vid/Vref）確定。滿度或最大轉(zhuǎn)換值發(fā)生在 Vid 等于 Vref 的兩倍時(shí)。 圖 不同 Vid時(shí) ICL7135的時(shí)序圖 Fig Vid ICL7135timing Diagram （ 4） ZEROINTEGRATE（積分器返回零）相 內(nèi)部的 IN連接到 ANLGCOMMON，系統(tǒng)接成閉環(huán)以使積分器輸出返回到零。通常這相需要 100～ 200 個(gè)時(shí)鐘脈沖，但是在超范圍（ OVERRANGE）轉(zhuǎn)換后，則需要 6200 個(gè)脈沖。 圖 所示是 Vid 為常數(shù)時(shí)的 ICL7135 時(shí)序圖，由圖 可知：在 SignalIntegrate（即信號積分）相開始時(shí)， ICL7135 的 BUSY 信號線跳高并一直保持高電平，直到De integrate（去積分）相結(jié)束時(shí)才跳回低電平。在滿量程情況下，這個(gè)區(qū)域中的最多脈沖個(gè)數(shù)為 30002 個(gè)。其中 De integrate（去積分）相的脈沖個(gè)數(shù)反映了轉(zhuǎn)換結(jié)果。 圖 是不同 Vid 值時(shí)的 ICL7135 時(shí)序 圖 。由圖 可見：對于不同模擬量輸入，ICL7135 的 BUSY 信號的高電平寬度也不同。 在 ICL7135 與單片 機(jī)系統(tǒng)進(jìn)行連接時(shí)，如果使用 ICL7135 的并行采集方式，則不但要連接 BCD 碼數(shù)據(jù)輸出線，又要連接 BCD 碼數(shù)據(jù)的位驅(qū)動(dòng)信號輸出端，這樣 11 至少需要 9 根 I/O 口線。因此，系統(tǒng)的連接比較麻煩，且編程也非常復(fù)雜。而 ICL7135的串行接法是通過計(jì)脈沖數(shù)的方法來獲得測量轉(zhuǎn)換結(jié)果的。由其時(shí)序分析可知，在Deintegrate（去積分）相，其脈沖數(shù)與轉(zhuǎn)換結(jié)果具有一一對應(yīng)關(guān)系。 實(shí)際上，可以通過單片機(jī)（例如 ATMEL 公司的 51 系列單片機(jī) AT89C52）的定時(shí)器 T0（也可以使用定時(shí)器 T1）來計(jì)脈沖器。由于，定時(shí)器 T0 所用的 CLK 頻率是系統(tǒng)晶振頻率的 1/12。因此可利用單片機(jī)（ AT89C52）的 ALE 信號作為 ICL7135 的脈沖（ CLK）輸入。但要注意，在軟件設(shè)計(jì)編程中，若指令中不出現(xiàn) MOVX 指令，ALE 端產(chǎn)生的脈沖頻率將是晶振的 1/6。至此，便可找到定時(shí)器所使用的頻率與單片機(jī)系統(tǒng)晶振頻率的關(guān)系，以及 ICL7135 所需的頻率輸入與單片機(jī)系統(tǒng)晶振頻率的關(guān)系。 為了使定時(shí)器 T0 的計(jì)數(shù)脈沖的 ICL7135 工作所需的脈沖同步，可以將 ICL7135的 BUSY 信號接至 AT89C52 的 （ INT0）引腳上，并且將定時(shí)器 T0 的選通控制信號 GATE 倍 1。此時(shí)定時(shí)器 T0 是否工作將受 BUSY 信號的控制。由上述時(shí)序圖可知，當(dāng) ICL7135 開始工作時(shí)，即在積分波形的 SignalIntegrate 相開始時(shí)，也就是ICL7135 的 BUSY 信號跳高時(shí)，定時(shí)器 T0 才開始工作，且定時(shí)器 T0 的 TH0、 TL0所記錄的數(shù)據(jù)與 ICL7135 的測試脈沖（從積分波形的 SignalIntegrate 相開始時(shí)Deintegrate 相結(jié)束這一區(qū)域內(nèi)的脈沖稱為測量脈沖）存在一定的比例關(guān)系。其系統(tǒng)連接圖如圖 所示。 在這種情況下，由于定時(shí)器 T0 和 ICL7135 所用的時(shí)鐘不是同一路。因此，應(yīng)當(dāng)找到定時(shí)器 T0 所記錄的數(shù)據(jù)和測量脈沖之間的某種比例關(guān)系。其比例關(guān)系如下： Ftime=Fosc/12； Fale=Fosc/6； Freal=Fosc/24； Ficl=Fale/N 其中， Fosc 為系統(tǒng)晶振頻率； Ftime 為定時(shí)器所用頻率； Fale 為單片機(jī) ALE 輸出的頻率； Freal 為 ICL7135 的測量脈沖頻率； Ficl 為 ICL7135 所用的輸入頻率，該頻率可通過 Dale 分頻得到。 N 為分頻比，該系統(tǒng)中 N 應(yīng)選為 4。 12 6K8R1100KR4C2D1D2REFVAGNDAZBOFCAP1CAP2V+DGNDPOCCLKBUSYICL7135~CLKRDSVss SDRCLKQ~QVDDCD401389C52INT0ALEVcc89C52100KR5100KR31uF1uFC3C4C630pC512Y1XTALR210K+5V+5V5VVCCVCC 圖 ICL7135 與 89C52的接口電路 Fig ICL7135and89C52 Interface Circuit 中央控制電路的設(shè)計(jì) 本系統(tǒng)使用 ATMEL 公司生產(chǎn)的 89C52 單片機(jī)作為微控制器，控制測壓和無線傳輸過程。 AT89C52 是 ATMEL 美國公司生產(chǎn)的低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8K bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲器（ RAM），器件采用 ATMEL 公司的高密度，非易失性存儲技術(shù)生產(chǎn)，與標(biāo)準(zhǔn)MCS51 指令系統(tǒng)及 8052 產(chǎn)品引腳 兼容，片內(nèi)置通用 8 位中央處理器（ CPU）和 Flash存儲單元，功能強(qiáng)大 AT89C52 單片機(jī)適合于許多較為復(fù)雜的控制應(yīng)用場合。下圖為AT89C52 的引腳圖： 圖 AT89C52 的引腳圖 Fig AT89C52 Pin Map 13 主要性能參數(shù)： MCS51 產(chǎn)品指令和引腳完全兼容 2. 8K 字節(jié)可重擦寫 Flash 閃速存儲器 次擦寫周期 ： 0Hz—24MHz *8 字節(jié)內(nèi)部 RAM 個(gè)可編程 I/O 口線 個(gè) 16 位定時(shí)計(jì)數(shù)器 個(gè)中斷源 UART 通道 功能特性概述： AT89C52 提供以下標(biāo)準(zhǔn)功能： 8K字節(jié) Flash 閃速存儲器， 256 字節(jié)內(nèi)部 RAM，32 個(gè) I/O 口線， 3 個(gè) 16 位定時(shí)計(jì)數(shù)器，一個(gè) 6 向量兩級中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)， AT89C52 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止 CPU 的工作，但允許 RAM,定時(shí)計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的 內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。 引腳功能說明： Vcc：電源電壓 ； GND:地 ； P0 口： P0 口是一組