【文章內(nèi)容簡介】 ，返回原程序執(zhí)行。ARM處理器對異常中斷的響應過程和上述中斷過程原理相同，如下：1) 將CPSR的內(nèi)容復制到相應的SPSR中，保存處理器的當前狀態(tài)、中斷屏蔽位以及各條件標志位等。2) 設置CPSR中相應的位，禁止IRQ中斷，當進入FIQ模式時，禁止FIQ模式，根據(jù)異常中斷的類型，設置CPSR的運行模式位，使處理器進入相應的執(zhí)行模式。3) 將當前指令的下一條指令的地址存入相應的LR，保證異常中斷返回時能接著正確的運行。4) 將相應異常中斷向量的地址放入PC，強制程序跳轉(zhuǎn)到相應的異常中斷處理函數(shù)處執(zhí)行。 ARM指令集ARM指令集屬于RISC指令系統(tǒng)，具有等長的指令。ARM最大的特點之一就是使用大量的寄存器，加之指令少，能充分的利用流水線技術。大多數(shù)ARM CORE同時支持ARM指令和Thumb指令，ARM指令每條都是32位，Thumb指令每條都是16位。Thumb指令集的整體執(zhí)行速度要優(yōu)于ARM指令集，ARM指令支持多種尋址方式：寄存器尋址、立即數(shù)尋址、寄存器間接尋址等。ARM的指令都是條件執(zhí)行的，根據(jù)條件標志位的不同編碼來決定指令的執(zhí)行。條件標志位位于程序代碼字節(jié)的Cond位，ARM指令的編碼格式[9]如圖23所示。3128 27 26 25 24 21 20 1916 1512 11 0cond00opcodeRnISRd Operand22831為cond位，執(zhí)行指令的條件編碼25位I決定operand2的格式2425位表示操作碼20位S表示結果是否影響狀態(tài)寄存器的標志位1619位Rn為第一操作數(shù)的寄存器編碼1215位Rd為目標寄存器編碼011位為第二操作數(shù)編碼圖 2 3指令格式描述圖3 Bootloader的設計與實現(xiàn) S3C MINI2440的片上資源CPU主頻400MHz，最高533Mhz + SDRAM 64M 32Bit數(shù)據(jù)總線，時鐘頻率高達100MHz + 128M Nand Flash + 2M Nor Flash + 3 個串行口 + 1 間距10 針JTAG 接口 + 4 USER Leds + 12M 無源晶振。圖31給出了ARM920T 內(nèi)核結構，圖32給出了MINI 2440結構。ARM920T CORE(533MHz)MMUAMBA Bus InterfaceWrite BufferICache (16KB)DCache (16KB)Interrupt ContronllerAPB Bridge DMA ControllerPower ManagementUART/IrDASPIIICIISAC97RTCGPIOUSB HostLCD ControllerMemory ControllerPLLJATGADC(16Bit)SD/MMCInterfaceUSBDeviceCameraInterface圖 31 ARM920T CORES3C2440(Based ARM920T)MAX3232CIrDAUARTUSBTouch PanelIICLCD ConnectorSD SocketCamera InterfaceADC ConnectorSPI ConnectorIISDCConvertorMICSPKKeyboard ContEINT0/2/11/19SwitchResetSwitchMain SwitchAdapter DC9VRegulator 5VRegulator Variable Regulator RegulatorPCMCIA SocketEthernet SocketNand FlashAMD FlashBank0 or Bank1STRATA F。asj Bank0 or Bank1SDRAMControlDATAnGCS0 or nGCS1DATA / ADDRXtal圖 32 S3C2440結構圖硬件：MINI2440學習開發(fā)板 + 交叉網(wǎng)線一條 + USB線一條 + JTAG小板一塊+串口線一根。軟件： + AXD + dnw + HJTAG + 超級終端。，關閉中斷mrs r0,cpsr//讀取CPSR中的值到R0中bic r0,r0,0x1F //對R0的的后五位清零orr r0,r0,0xD3 //R0異或上0xD3msr cpsr,r0 //將R0的值寫回CPSR，禁止IRQ和FIQ 關閉看門狗ldr r0, =0x53000000 //看門狗控制器的地址mov r1, 0x0 //R1寫0str r1, [r0] //將R1的值寫入R0地址處，禁止看門狗，剛啟動時啟動時CPU工作在外接晶振12MHz頻率下非常低，通過設置PLL來提高頻率，使其達到FCLK=400MHz，HCLK=100MHz，PCLK=50MHz。ldr r0, =0x4C000014 //CLKDIVN寄存器的地址mov r1, 0x05 //分頻比例FCLK:HCLK:PCLK = 1:4:8str r1, [r0] // CLKDIVN分頻FCLK:HCLK:PCLK = 1:4:8mrc p15,0,r0,c1,c0,0 orr r0,r0,0xC0000000 mcr p15,0,r0,c1,c0,0ldr r0, =0x4C000004 //MPLLCON 寄存器ldr r1, =0x0005C011 //((9212)|(14)|(1))str r1, [r0] //主頻FCLK設置為400 MHz mov r1, 0x48000000 //內(nèi)存控制起始地址add rl r2, mem_cfg_val //內(nèi)存大小add r3, r1, 521:ldr r4, [r2], 4 //讀取r2設置值，并讓r2自增4str r4, [r1], 4 //將r4寫入寄r1，并讓r1加4cmp r1, r3 // 設置13個寄存器bne 1b //直到操作完成b Reset //發(fā)生復位異常跳轉(zhuǎn)向量地址b HandleUndef //未定義指令中止模式跳轉(zhuǎn)向量地址b HandleSWI //SWI指令模式跳轉(zhuǎn)向量地b HandlePrefetchAbort //預取終止異常跳轉(zhuǎn)向量地址b HandleDataAbort //訪問終止導異常跳轉(zhuǎn)向量地b HandleNotUsed //保留b HandleIRQ //中斷模式跳轉(zhuǎn)向量地址b HandleFIQ //快中斷模式跳轉(zhuǎn)向量地址GBLL THUMBCODE //定義全局邏輯變量[ {CONFIG} = 16 //16位的Thumb指令THUMBCODE SETL {TRUE} CODE32 //32位的ARM指令 |THUMBCODE SETL {FALSE} //使用32位的ARM指令集]、指令/數(shù)據(jù)高速緩存　MMU、ICache、Dcache狀態(tài)都由CP15協(xié)處理器的C1寄存器控制，復位的時候這三者都會自動關閉。UserStack EQU(_STACK_BASEADDRESS0x3800)//用戶模式的堆棧地址SVCStack EQU (_STACK_BASEADDRESS0x2800)//管理模式的堆棧地址 UndefStack EQU(_STACK_BASEADDRESS0x2400) //未定義中止模式堆棧地址AbortStack EQU(_STACK_BASEADDRESS0x2000)//訪問中止模式堆棧地址 IRQStack EQU (_STACK_BASEADDRESS0x1000)//普通中斷模式堆棧地址FIQStack EQU