【文章內(nèi)容簡(jiǎn)介】 數(shù)據(jù)存儲(chǔ)器都可參加多種運(yùn)算；還有高效的查表處理指令。這些特點(diǎn)保證了可編制出高效率的源程序?！　SP430 系列單片機(jī)能在25MHz晶體的驅(qū)動(dòng)下，實(shí)現(xiàn)40ns的指令周期。16位的數(shù)據(jù)寬度、40ns的指令周期以及多功能的32位硬件乘法器（能實(shí)現(xiàn)乘加運(yùn)算）相配合，能實(shí)現(xiàn)數(shù)字信號(hào)處理的某些算法（如 FFT 等）?！　SP430 單片機(jī)之所以有超低的功耗，是因?yàn)槠湓诮档托酒碾娫措妷汉挽`活而可控的運(yùn)行時(shí)鐘方面都有其獨(dú)到之處。首先，MSP430 電壓。因而可使其在1MHz 的時(shí)鐘條件下運(yùn)行時(shí)，芯片的電流最低會(huì)在165μA左右，RAM 。其次，獨(dú)特的時(shí)鐘系統(tǒng)設(shè)計(jì)。在 MSP430 系列中有兩個(gè)不同的時(shí)鐘系統(tǒng)：基本時(shí)鐘系統(tǒng)、鎖頻環(huán)（FLL 和FLL+）時(shí)鐘系統(tǒng)和DCO數(shù)字振蕩器時(shí)鐘系統(tǒng)。可以只使用一個(gè)晶體振蕩器（32768Hz），也可以使用兩個(gè)晶體振蕩器。由系統(tǒng)時(shí)鐘系統(tǒng)產(chǎn)生 CPU 和各功能所需的時(shí)鐘。并且這些時(shí)鐘可以在指令的控制下，打開(kāi)和關(guān)閉，從而實(shí)現(xiàn)對(duì)總體功耗的控制。由于系統(tǒng)運(yùn)行時(shí)開(kāi)啟的功能模塊不同，即采用不同的工作模式，芯片的功耗有著顯著的不同。在系統(tǒng)中共有一種活動(dòng)模式（AM）和五種低功耗模式（LPM0~LPM4）。在實(shí)時(shí)時(shí)鐘模式下， ，在RAM 保持模式下， ?！　SP430 系列單片機(jī)的各系列都集成了較豐富的片內(nèi)外設(shè)。它們分別是看門(mén)狗（WDT）、模擬比較器A、定時(shí)器A0（Timer_A0）、定時(shí)器A1（Timer_A1）、定時(shí)器B0（Timer_B0）、UART、SPI、I2C、硬件乘法器、液晶驅(qū)動(dòng)器、10位/12位ADC、16位ΣΔ ADC、DMA、I/O端口、基本定時(shí)器（Basic Timer）、實(shí)時(shí)時(shí)鐘（RTC）和USB控制器等若干外圍模塊的不同組合。其中，看門(mén)狗可以使程序失控時(shí)迅速?gòu)?fù)位；模擬比較器進(jìn)行模擬電壓的比較，配合定時(shí)器，可設(shè)計(jì)出 A/D 轉(zhuǎn)換器；16 位定時(shí)器（Timer_A 和 Timer_B）具有捕獲/比較功能，大量的捕獲/比較寄存器，可用于事件計(jì)數(shù)、時(shí)序發(fā)生、 PWM 等；有的器件更具有可實(shí)現(xiàn)異步、同步及多址訪(fǎng)問(wèn)串行通信接口可方便的實(shí)現(xiàn)多機(jī)通信等應(yīng)用；具有較多的 I/O 端口，P0、PP2 端口能夠接收外部上升沿或下降沿的中斷輸入；10/12位硬件 A/D 轉(zhuǎn)換器有較高的轉(zhuǎn)換速率，最高可達(dá)200kbps ，能夠滿(mǎn)足大多數(shù)數(shù)據(jù)采集應(yīng)用；能直接驅(qū)動(dòng)液晶多達(dá) 160 段；實(shí)現(xiàn)兩路的 12 位 D/A 轉(zhuǎn)換；硬件I2C串行總線(xiàn)接口實(shí)現(xiàn)存儲(chǔ)器串行擴(kuò)展；以及為了增加數(shù)據(jù)傳輸速度，而采用的DMA模塊。MSP430 系列單片機(jī)的這些片內(nèi)外設(shè)為系統(tǒng)的單片解決方案提供了極大的方便。 　　 另外，MSP430 系列單片機(jī)的中斷源較多，并且可以任意嵌套，使用時(shí)靈活方便。當(dāng)系統(tǒng)處于省電的低功耗狀態(tài)時(shí)，中斷喚醒只需5μs。MSP430 系列有 OPT 型、 FLASH 型和 ROM 型三種類(lèi)型的器件，這些器件的開(kāi)發(fā)手段不同。對(duì)于 OPT 型和 ROM 型的器件是使用仿真器開(kāi)發(fā)成功之后燒寫(xiě)或掩膜芯片；對(duì)于 FLASH 型則有十分方便的開(kāi)發(fā)調(diào)試環(huán)境，因?yàn)槠骷瑑?nèi)有 JTAG 調(diào)試接口，還有可電擦寫(xiě)的 FLASH 存儲(chǔ)器，因此采用先下載程序到 FLASH 內(nèi)，再在器件內(nèi)通過(guò)軟件控制程序的運(yùn)行，由 JTAG 接口讀取片內(nèi)信息供設(shè)計(jì)者調(diào)試使用的方法進(jìn)行開(kāi)發(fā)。這種方式只需要一臺(tái) PC 機(jī)和一個(gè) JTAG 調(diào)試器，而不需要仿真器和編程器。開(kāi)發(fā)語(yǔ)言有匯編語(yǔ)言和 C 語(yǔ)言。MSP430F5438A具有256KB 閃存、16KB RAM、12 位 ADC、4 個(gè) USCI、32 位 HW 乘法器，其芯片引腳圖如圖42所示。圖42 MSP430F5438A 28nm Cyclone174。 V—FPGACyclone174。 FPGA系列是Altera公司推出的超低成本型芯片。Cyclone V器件是目前市場(chǎng)上功耗最低、成本最低的28nm FPGA。該系列通過(guò)集成，前所未有的同時(shí)實(shí)現(xiàn)了高性能、低系統(tǒng)成本和低功耗，非常適合工業(yè)、無(wú)線(xiàn)、固網(wǎng)、軍事和汽車(chē)等市場(chǎng)應(yīng)用。Cyclone V系列完成了Altera的28nm定制系列產(chǎn)品的全系列發(fā)售，提供多種器件以滿(mǎn)足用戶(hù)的各類(lèi)設(shè)計(jì)需求——從最大帶寬到最低功耗。Cyclone V系列采用了TSMC的28nm低功耗(28LP)工藝進(jìn)行開(kāi)發(fā)，滿(mǎn)足了目前大批量低成本應(yīng)用對(duì)最低功耗、最低成本，以及最優(yōu)性能水平的需求。與前幾代產(chǎn)品相比，該系列總功耗降低了40%，靜態(tài)功耗降低了30%。Cyclone V FPGA提供功耗最低的串行收發(fā)器，每通道在5 Gbps時(shí)功耗只有88mW，處理性能高達(dá)4,000MIPS。此外，該系列集成了豐富的硬核知識(shí)產(chǎn)權(quán)模塊，例如，支持400MHz DDR3和PCI Express Gen2硬核IP模塊的多功能硬核存儲(chǔ)器控制器等，幫助工程師降低系統(tǒng)成本和功耗，縮短設(shè)計(jì)時(shí)間，同時(shí)突出產(chǎn)品優(yōu)勢(shì)。(請(qǐng)觀看“采用Cyclone V FPGA降低設(shè)計(jì)、制造和調(diào)試成本”網(wǎng)播，了解詳細(xì)信息)。為保護(hù)寶貴的IP投入，該系列還提供最全面的設(shè)計(jì)保護(hù)功能，包括支持易失和非易失密鑰的256位高級(jí)加密標(biāo)準(zhǔn)(AES)。圖43 Cyclone V系列 IA4432—無(wú)線(xiàn)通信SILicon Labs公司的ISM頻段收發(fā)一體芯片，最大輸出功率達(dá)到了+20 dBm(100mW)，具有距離之王的美譽(yù)(空曠距離可達(dá)2 000 m)。IA4432具有特有的連續(xù)頻率覆蓋范圍(240 MHz～960 MHz)、寬工作電壓(+ V~+ V)、高靈敏度(在BER0．1％， kb/s時(shí)為118 dBm)等特點(diǎn)，還集成了一些可節(jié)省應(yīng)用成本的特性，如喚醒定時(shí)器、溫度傳感器、發(fā)射和接收數(shù)據(jù)FIFO、高性能ADC[2]，這些特性可大幅簡(jiǎn)化系統(tǒng)設(shè)計(jì)師的工作，并允許使用低端的微控制器。高集成度使得外圍僅需一個(gè)30 MHz的晶體和幾個(gè)用于匹配/濾波的無(wú)源器,因此非常適用于對(duì)尺寸和成本敏感的大批量生產(chǎn)中的應(yīng)用。其芯片引腳圖如圖44所示。圖44 IA4432 HMC5843—3軸數(shù)字羅盤(pán)霍尼韋爾 HMC5843是一種表面安裝的多芯片件模塊，專(zhuān)門(mén)為帶有一個(gè)數(shù)字接口的低場(chǎng)磁傳感器而設(shè)計(jì)，應(yīng)用于諸如低成本羅盤(pán)和測(cè)磁學(xué)領(lǐng)域。HMC5843 包括霍尼韋爾最先進(jìn)的1043系列磁阻傳感器，以及霍尼韋爾研制的ASIC 包括放大型、帶驅(qū)動(dòng)器、偏置消除、12bit ADC和一個(gè)I2C系列總線(xiàn)接口的ASIC。HMC5843 (LCC)中。HMC5843的應(yīng)用范圍包括消費(fèi)者電子設(shè)備、汽車(chē)導(dǎo)航系統(tǒng)、個(gè)人導(dǎo)航系統(tǒng)和磁力計(jì)。 HMC5843 采用霍尼韋爾的各向異性磁阻(AMR)技術(shù)，這一技術(shù)帶來(lái)的好處是其他磁傳感器技術(shù)無(wú)法企及的。這些傳感器的主要特點(diǎn)在于軸向高靈敏度和線(xiàn)性、固相結(jié)構(gòu)、垂直軸間低靈敏度，用于測(cè)量地球磁場(chǎng)的方向和磁力，從十萬(wàn)分之幾高斯到6高斯(gauss)。霍尼韋爾的磁傳感器位于行業(yè)內(nèi)靈敏度最高和可靠性最好的低強(qiáng)度磁場(chǎng)傳感器之列。其芯片引腳圖如圖45所示。圖45 HMC5843 TRF7970A—射頻識(shí)別TRF7970A是TI(德州儀器)公司推出的高頻(13．56MHz)多標(biāo)準(zhǔn)射頻識(shí)別(RFID)閱讀器IC產(chǎn)品系列之一。TRF7960采用超小32pin QFN的高級(jí)封裝設(shè)計(jì)，支持ISO／IEC 14443A／B、ISO／IEC 1569ISO／IEC 180003以及TI公司的非接觸支付商務(wù)與TagIt應(yīng)答器產(chǎn)品系列。采用TRF7960的讀卡器為微控制器提供了內(nèi)部時(shí)鐘，只需1個(gè)13．56 MHz的晶振就能工作，而不需要2個(gè)標(biāo)準(zhǔn)晶體，從而有助于降低終端讀卡器產(chǎn)品的總物料單成本。由于組件很少，讀卡器IC耗電、占用的空間也很少，因此可以解決敏感度和噪聲衰減問(wèn)題。其他集成功能還包括故障檢查、數(shù)據(jù)格式化、成幀以及適合多讀卡器環(huán)境的防碰撞支持等。TRF7960與微控制器之間通信可以使用8位并行或者串行(SPI)的靈活的通信方式。該芯片還具有寬泛的操作電壓(2．7～5．5 V)。TRF7960非常適用于安全訪(fǎng)問(wèn)控制、產(chǎn)品認(rèn)證以及非接觸支付系統(tǒng)等應(yīng)用。其芯片引腳圖如圖46所示。圖46 TRF7970A 系統(tǒng)各功能模塊硬件設(shè)計(jì) 主控制器電路實(shí)現(xiàn)主控制器電路部分由FPGA芯片構(gòu)成的主控制電路和無(wú)線(xiàn)收發(fā)模塊組成。FPGA芯片的功能實(shí)現(xiàn)將在第四章介紹，無(wú)線(xiàn)收發(fā)模塊由IA4432無(wú)線(xiàn)收發(fā)芯片和UPG2214天線(xiàn)分集開(kāi)關(guān)組成。FPGA模塊與無(wú)線(xiàn)收發(fā)模塊之間通信傳輸使用SPI通信協(xié)議。SPI(Serial Peripheral Interface串行外設(shè)接口)總線(xiàn)系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。該接口一般使用4條線(xiàn)：串行時(shí)鐘線(xiàn)（SCLK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線(xiàn)MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI和低電平有效的從機(jī)選擇線(xiàn)SS(有的SPI接口芯片帶有中斷信號(hào)線(xiàn)INT、有的SPI接口芯片沒(méi)有主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線(xiàn)MOSI)。其時(shí)序如圖47所示。圖47 SPI時(shí)序U803為FPGA主控芯片與IA4432的接口，C101103構(gòu)成電源濾波電路，L802L804，C810，C811構(gòu)成匹配濾波電路GPIO_1,GPIO_2控制天線(xiàn)分集開(kāi)關(guān)UPG2214，IA4432內(nèi)置分集算法。主控制器電路如圖48所示。 圖48 主控制器電路圖 交通信號(hào)燈控制電路實(shí)現(xiàn)交通信號(hào)燈控制電路部分由MSP430F5438A，IA4432，交通燈及喇叭電路，SR410561K數(shù)碼管顯示電路組成。IA4432部分實(shí)現(xiàn)在上一節(jié)已經(jīng)介紹，交通燈及喇叭只給出電路圖，下面介紹MSP430F5438A及數(shù)碼管顯示電路。MSP430F5438A部分由晶體振蕩器，JTAG接口，SPI接口，交通信號(hào)燈控制IO端口，電源濾波電路組成。SPI接口協(xié)議在上文已經(jīng)介紹，下面介紹JTAG接口協(xié)議。JTAG(Joint Test Action Group。聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE ），主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線(xiàn)：TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線(xiàn)。JTAG編程方式是在線(xiàn)編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對(duì)PSD芯片內(nèi)部的所有部件進(jìn)行編程 。具有JTAG口的芯片都有如下JTAG引腳定義：TCK——測(cè)試時(shí)鐘輸入；TDI——測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò)TDI輸入JTAG口；TDO——測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò)TDO從JTAG口輸出；TMS——測(cè)試模式選擇，TMS用來(lái)設(shè)置JTAG口處于某種特定的測(cè)試模式。可選引腳TRST——測(cè)試復(fù)位，輸入引腳，低電平有效。晶體振蕩器起振電容計(jì)算見(jiàn)式（31），起振電路見(jiàn)圖49。圖49 起振電路C1=C2=2(CLCS) (41)式中 CL——負(fù)載電容CS——寄生電容SR410561K為共陽(yáng)型數(shù)碼管，低電平亮，高電平滅，見(jiàn)圖310。引腳右起逆時(shí)針排序，見(jiàn)圖410，411。圖410 共陽(yáng)型圖411 SR410561K交通信號(hào)燈控制框圖如圖412所示，詳細(xì)電路圖見(jiàn)附錄。圖412 交通信號(hào)燈控制框圖 傳感器控制電路實(shí)現(xiàn)傳感器控制電路部分由MSP430F5438A，IA4432，TRF7970A，HMC5843，THS3202組成。IA4432部分實(shí)現(xiàn)在上一節(jié)已經(jīng)介紹，下面介紹其余部分。MSP430F5438A與上文相似，去掉交通信號(hào)燈控制IO端口，具有兩個(gè)SPI接口與IA443TRF7970A通信，一個(gè)JTAG接口，一個(gè)I2C接口與HMC5843通信。出電路圖，下面只介紹I2C接口。I2C（Inter－Integrated Circuit）總線(xiàn)是由PHILIPS公司開(kāi)發(fā)的兩線(xiàn)式串行總線(xiàn)，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線(xiàn)標(biāo)準(zhǔn)。它是同步通信的一種特殊形式，具有接口線(xiàn)少，控制方式簡(jiǎn)單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。I2C接口只有兩條總線(xiàn)：一條串行數(shù)據(jù)線(xiàn)SDA，一條串行時(shí)鐘線(xiàn)SCL。其時(shí)序見(jiàn)圖413。圖413 I2C時(shí)序HMC5843與MSP430間的I2C傳輸總線(xiàn)須接上拉電阻，見(jiàn)圖414。圖414 I2C上拉電阻射頻讀卡器由TRF7970A及高頻運(yùn)放組成。TRF7970A TX端由L501，L502，C508，C509，C517構(gòu)成濾波匹配網(wǎng)絡(luò)，網(wǎng)絡(luò)使用了一個(gè)T型網(wǎng)絡(luò)和一個(gè)π型網(wǎng)絡(luò)，這種多個(gè)網(wǎng)絡(luò)的組合可有效濾除不必要的高次諧波分量，使阻抗逐級(jí)變換，達(dá)到高頻運(yùn)放與天線(xiàn)匹配的目的。濾波匹配網(wǎng)絡(luò)見(jiàn)圖415，TRF7970A電路見(jiàn)圖4—16。圖415 濾波匹配網(wǎng)絡(luò)圖416 TRF7970A高頻運(yùn)放由二級(jí)運(yùn)放射頻放大電路與單級(jí)運(yùn)放選頻編碼電路組成。二級(jí)運(yùn)放射頻放大電路見(jiàn)圖417，頻響圖見(jiàn)418。單級(jí)運(yùn)放選頻編碼電路見(jiàn)圖419，其選頻公式見(jiàn)式（42）。傳感器系統(tǒng)框圖見(jiàn)圖420，詳細(xì)電路見(jiàn)附錄。圖417 二級(jí)運(yùn)放射頻放大電路圖418 40dB RF amplifier response圖419 單級(jí)運(yùn)放選頻編碼電路=/(2RC) (42)式中 ——負(fù)載電容 —— R ——為圖419中電阻阻值R C ——為圖419中電容容值C圖420 傳感器系統(tǒng)框圖第5章 交通信號(hào)燈控制器軟件實(shí)現(xiàn) 軟件整體設(shè)計(jì)思路程序分為與硬件實(shí)現(xiàn)相對(duì)應(yīng)的三大部分，分別是主控制器程序，傳感器驅(qū)動(dòng)程序，交通信號(hào)燈控制器驅(qū)動(dòng)程序。主控制器采用FPGA芯片控制