【文章內(nèi)容簡(jiǎn)介】 圖 交通信號(hào)燈硬件系統(tǒng)總體框圖 硬件系統(tǒng)中的芯片認(rèn)識(shí) 在硬件設(shè)計(jì)時(shí)首先需要確定使用什么類型的 CPU 和信號(hào)燈。 CPU 對(duì)系統(tǒng)的整體功能、開(kāi)發(fā)難度和價(jià)格都起主導(dǎo)作用，所以在硬件開(kāi)發(fā)中應(yīng)該首先確定 CPU，然后再依據(jù)實(shí)際需求設(shè)計(jì)周邊電路。本設(shè)對(duì) CPU的性能要求不高，所以選擇一款價(jià)格適中、功能一般的 51系列單片機(jī) ——AT89S51。 交通信號(hào)燈中，要求信號(hào)燈的穿透性要好，可控性強(qiáng)，能耗低，使用壽命長(zhǎng)，因此，我們可以選擇 LED（發(fā)光二極管），七段數(shù)碼管和 16*16 點(diǎn)陣式 LED（ 16*16點(diǎn)陣式 LED 是由四塊 8*8 點(diǎn)陣式 LED 組成）構(gòu)成系統(tǒng)中的顯示電路。對(duì)于 16*16點(diǎn)陣式 LED,我們采用 8255 芯片外部擴(kuò)展。此外，顯示模塊使用到了 74HC164，74HC273 等芯片，根據(jù)它們的物理結(jié)構(gòu)及功能，組成了 LED 顯示屏的顯示部分。 按鍵控制電路 定時(shí)控制電路 Ａ Ｔ 單 ８ ９ 片 Ｓ ５ 機(jī) １ 倒計(jì)時(shí)顯示 紅、黃、綠信號(hào)燈顯示 16*16 點(diǎn)陣式 LED 顯示 8 AT89S51 芯片簡(jiǎn)介 AT89S51 是一個(gè)低功耗，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 4k Bytes ISP(Insystem programmable)的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲(chǔ)器，器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8位中央處理器和 ISP Flash存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的 AT89S51 可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。 AT89S51 具有如下特點(diǎn)： 40個(gè)引腳， 4k Bytes Flash 片內(nèi)程序存儲(chǔ)器，128 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM）， 32 個(gè)外部雙向輸入 /輸出（ I/O）口， 5 個(gè)中斷優(yōu)先級(jí) 2 層中斷嵌套中斷， 2 個(gè) 16位可編程定時(shí) 計(jì)數(shù)器 ,2個(gè)全雙工串行通信口，看門狗（ WDT）電路，片內(nèi)時(shí)鐘振蕩器。 此外， AT89S51設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過(guò)軟件設(shè)置省電模式?？臻e模式下，CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 1．主要特性： ? 8031 CPU 與 MCS51 兼容 ? 4K 字節(jié)可編程 FLASH 存儲(chǔ)器 (壽命： 1000 寫 /擦循 環(huán) ) ? 全靜態(tài)工作： 0Hz24KHz ? 三級(jí)程序存儲(chǔ)器保密鎖定 ? 128*8 位內(nèi)部 RAM ? 32 條可編程 I/O 線 ? 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 ? 6 個(gè)中斷源 ? 可編程串行通道 ? 低功耗的閑置和掉電模式 ? 片內(nèi)振蕩器和時(shí)鐘電路 2．管腳說(shuō)明： VCC：供電電壓。 GND：接地。 P0口： P0口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O口，每腳可吸收 8TTL 門電流。 9 當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地 址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2口被寫 “1”時(shí)，其管腳被內(nèi)部上拉 電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2口輸出地址的高八位。在給出地址 “1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2口輸出其特殊功能寄存器的內(nèi)容。 P2口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3口： P3口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O口，可接收輸出 4 個(gè)TTL門電流。當(dāng) P3口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入， 由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時(shí)器 0 外部輸入） T1（記時(shí)器 1 外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通 ） P3口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 I/O 口作為輸入口時(shí)有兩種工作方式即所謂的讀端口與讀引腳讀端口時(shí)實(shí)際 上并不從外部讀入數(shù)據(jù)而是把端口鎖存器的內(nèi)容讀入到內(nèi)部總線經(jīng)過(guò)某種運(yùn)算或變換后再寫回到端口鎖存器只有讀端口時(shí)才真正地把外部的數(shù)據(jù)讀入到內(nèi)部總線上面圖中的兩個(gè)三角形表示的就是輸入緩沖器 CPU 將根據(jù)不同 10 的指令分別發(fā)出讀端口或讀引腳信號(hào)以完成不同的操作這是由硬件自動(dòng)完成的不需要我們操心 1 然后再實(shí)行讀引腳操作否則就可能讀入出錯(cuò)為什么看上面的圖如果不對(duì)端口置 1 端口鎖存器原來(lái)的狀態(tài)有可能為 0Q端為 0Q^為 1 加到場(chǎng)效應(yīng)管柵極的信號(hào)為 1 該場(chǎng)效應(yīng)管就導(dǎo)通對(duì)地呈現(xiàn)低阻抗 ,此時(shí)即使引腳上輸入的信號(hào)為 1 也會(huì)因端口的低阻抗而使信號(hào)變低 使得外加的 1 信號(hào)讀入后不一定是 1 若先執(zhí)行置 1 操作則可以使場(chǎng)效應(yīng)管截止引腳信號(hào)直接加到三態(tài)緩沖器中實(shí)現(xiàn)正確的讀入由于在輸入操作時(shí)還必須附加一個(gè)準(zhǔn)備動(dòng)作所以這類 I/O 口被稱為準(zhǔn)雙向口 89C51 的 P0/P1/P2/P3 口作為輸入時(shí)都是準(zhǔn)雙向口接下來(lái)讓我們?cè)倏戳硪粋€(gè)問(wèn)題從圖中可以看出這四個(gè)端口還有一個(gè)差別除了 P1 口外 P0P2P3 口都還有其他的功能。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE只有在執(zhí)行 MOVX， MOVC指令是 ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。 但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN信號(hào)將不出現(xiàn)。 EA/VPP ：當(dāng) /EA 保 持 低 電 平 時(shí) ， 則 在 此 期 間 外 部 程 序 存 儲(chǔ) 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 XTAL2：來(lái)自反向振蕩器的輸出。 8255 芯片簡(jiǎn)介 8255 可編程并行接口芯片簡(jiǎn)介 : 8255 可編 程并行接口芯片有三個(gè)輸入輸出端口，即 A 口、 B 口和 C 口，對(duì)應(yīng) 11 于引腳 PA7～ PA0、 PB7～ PB0 和 PC7～ PC0。其內(nèi)部還有一個(gè)控制寄存器，即控制口。通常 A口、 B口作為輸入輸出的數(shù)據(jù)端口。 C口作為控制或狀態(tài)信息的端口，它在方式字的控制下，可以分成 4 位的端口，每個(gè)端口包含一個(gè) 4 位鎖存器。它們分別與端口 A／Ｂ配合使用，可以用作控制信號(hào)輸出或作為狀態(tài)信號(hào)輸入。 8255 可編程并行接口芯片方式控制字格式說(shuō)明 : 8255 有兩種控制命令字；一個(gè)是方式選擇控制字；另一個(gè)是 C 口按位置位／復(fù)位控制字。其中 C口按位置位／復(fù)位控制 字方式使用較為繁難，說(shuō)明也較冗長(zhǎng)，故在此不作敘述，需要時(shí)用戶可自行查找有關(guān)資料。 方式控制字格式說(shuō)明下 表 所示： D7：設(shè)定工作方式標(biāo)志， 1有效。 D D5： A 口方式選擇 0 0 — 方式 0 0 1 — 方式 1 1 — 方式 2 D4： A口功能 （ 1=輸入， 0=輸出） D3： C口高 4位功能 （ 1=輸入， 0=輸出） D2： B口方式選擇 （ 0=方式 0， 1=方式 1） D1： B口功能 （ 1=輸入， 0=輸出） D0： C口低 4位功能 （ 1=輸入， 0=輸出） 8255 可編程并行接口芯片工作方式說(shuō)明 : 方式 0：基本輸入／輸出方式。適用于三個(gè)端口中的任何一個(gè)。每一個(gè)端口都可以用作輸入或輸出。輸出可被鎖存，輸入不能鎖存。 方式 1：選通輸入／輸出方式。這時(shí) A口或 B口的 8位外設(shè)線用作輸入或輸出，C口的 4 條線中三條用作數(shù)據(jù)傳輸?shù)穆?lián)絡(luò)信號(hào)和中斷請(qǐng)求信號(hào)。 方式 2 ：雙向總線方式。只有 A 口具備雙向總線方式， 8 位外設(shè)線用作輸入或輸出，此時(shí) C口的 5條線用作通訊聯(lián)絡(luò)信號(hào)和中斷請(qǐng)求信號(hào)。 74LS164 芯片簡(jiǎn)介 74LS164 是一個(gè)串入并出的 8 位移位寄存器，他常用于單片機(jī)系統(tǒng)中，下面結(jié)D7 D6 D5 D4 D3 D2 D1 D0 12 束一下這個(gè)元件的基本知識(shí)： 串行輸入帶鎖存 時(shí)鐘輸入 ,串行輸入帶緩沖 異步清除 最高時(shí)鐘頻率可高達(dá) 36Mhz 功耗： 10mW/bit 74系列工作溫度： 0176。 C to 70176。 C Vcc 最高電壓： 7V 輸入最高電壓： 7V 最大輸出驅(qū)動(dòng)能力： 高電平：－ 低電平： 8mA 圖 74LS164引腳圖 圖 74LS164邏輯符號(hào) 13 74LS273 芯片簡(jiǎn)介 74LS273 是 8位數(shù)據(jù) /地址鎖存器，他是一種帶清除功能的 8D 觸發(fā)器，管腳 圖功能表如 下： 1 腳是復(fù)位 CLR,低電平有效 ,當(dāng) 1 腳是低電平時(shí) ,輸出腳 2(Q0)、 5(Q1)、6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)全部輸出 0,即全部復(fù)位 。 當(dāng) 1腳為高電平時(shí) ,11(CLK)腳是鎖存控制端 ,并且是上升沿觸發(fā)鎖存 ,當(dāng) 11腳有一個(gè)上升沿 ,立即鎖存輸入腳 1 1 1 18 的電平狀態(tài)，并且立即呈現(xiàn)在輸出腳 2(Q0)、 5(Q1)、 6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、19(Q7)上 。 圖 74LS273管腳圖 74LS273管腳功能： 1D～ 8D為數(shù)據(jù)輸入端， 1Q～ 8Q為數(shù)據(jù)輸出端，正脈沖觸發(fā)，低電平清除，常用作 8位地址鎖存器 。 14 第 3 章 系統(tǒng)硬件電路設(shè)計(jì) 硬件設(shè)計(jì)是整個(gè)系統(tǒng)的基礎(chǔ)，要考慮的方面很多，除了實(shí)現(xiàn)本設(shè)計(jì)基本功能以外，還要考慮如下幾個(gè)因素：①系統(tǒng)穩(wěn)定度；②器件的通用性或易選購(gòu)性；③軟件 編程的易實(shí)現(xiàn)性；④系統(tǒng)其它功能及性能指標(biāo)。因此硬件設(shè)計(jì)至關(guān)重要。 單片機(jī)控制系統(tǒng)設(shè)計(jì) 單片機(jī)作為整個(gè)硬件系統(tǒng)的核心，它既是協(xié)調(diào)整機(jī)工作的控制器，又是數(shù)據(jù)處理器。它由單片機(jī)、時(shí)鐘電路、復(fù)位電路等組成。 為了簡(jiǎn)化電路、降低成本、提高可靠性， 本設(shè)計(jì)采用 AT89S51 作為主控制器， 外加一些控制電路來(lái)實(shí)現(xiàn) 時(shí) 鐘的基本功能。 AT89S51 最小系統(tǒng)的設(shè)計(jì) 通常 , 將完成單片機(jī)最基本功能 , 沒(méi)有外圍器件及外設(shè)接口擴(kuò)展的系統(tǒng)稱之為單片機(jī)最小系統(tǒng) , 簡(jiǎn)稱最小系統(tǒng)。 根據(jù)系統(tǒng)設(shè)計(jì)要求，結(jié)合性能分析，設(shè)計(jì)的單片機(jī)最 小系統(tǒng)如圖 。 圖 單片機(jī)最小系統(tǒng) 15 AT89S51單片機(jī)有一個(gè)用于構(gòu)成內(nèi)部振蕩器的反相放大器，反相放大器的輸入端為 XTAL1，輸出端為 XTAL2，兩端連接石英晶體及兩個(gè) 瓷片 電容形成穩(wěn)定的自激振蕩器。在本次設(shè)計(jì)中電容 均 取 22pF，石英晶體的振蕩頻率 選 12MHz。 復(fù)位是單片機(jī)的初始化操作，復(fù)位后可使 CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開(kāi)始正常工作。復(fù)位電路則是實(shí)現(xiàn)這一功能的實(shí)際執(zhí)行者 , 它應(yīng)該使高電平的復(fù)位信號(hào)持續(xù)兩個(gè)機(jī)器周期以上。常