從體系結(jié)構(gòu)的演變看高性能微處理器的發(fā)展趨勢(編輯修改稿)
2025-07-23 05:51 本頁面
【文章內(nèi)容簡介】 作；一條指令可以完成16個索引、16個地址計算和16次數(shù)據(jù)加載操作；兩條指令完成16個8位數(shù)據(jù)累加操作；兩條指令可以完成8個16位數(shù)據(jù)累加操作；兩條指令可以完成對256項(xiàng)、8位元素的數(shù)據(jù)表進(jìn)行的16路并行查找。 Tensilica的可配置技術(shù)是可重構(gòu)處理器的重要代表。例如，Vectra LX定點(diǎn)向量DSP引擎就是通過配置選項(xiàng)在Xtensa LX可配置處理器的基礎(chǔ)上建立起來的。即Vectra LX定點(diǎn)DSP引擎是Xtensa LX微處理器內(nèi)核的一種配置。該定點(diǎn)DSP引擎是一個3發(fā)射SIMD處理器，具有四個乘法器/累加器（四MAC），它可以處理128位的向量。128位向量可以分成8個16位或者4個32位的元素。整個Vectra LX DSP引擎是用TIE （Tensilica39。s Instruction Extension）語言開發(fā)的，通過修改可以適合不同的應(yīng)用領(lǐng)域。Vectra LX DSP引擎增加了16個向量寄存器（每個寄存器160位寬）、四個128位的向量隊列寄存器、第二個load/store單元和210多條現(xiàn)有Xtensa LX處理器指令集體系結(jié)構(gòu)中的通用DSP指令。Vectra LX DSP引擎如圖4所示。 圖4 Vectra LX DSP體系結(jié)構(gòu)框圖 結(jié) 語作為信息產(chǎn)業(yè)的核心技術(shù)，微處理器體系結(jié)構(gòu)正在發(fā)生很大的變化，而這種變化無不體現(xiàn)出市場需求的強(qiáng)大動力?，F(xiàn)代微處理器，無論是通用微處理器還是數(shù)字信號處理器在體系結(jié)構(gòu)方面正在趨于融合。通用處理器通過增加媒體處理指令來提高數(shù)據(jù)處理器能力；而數(shù)字信號處理器也借鑒了通用處理器的體系結(jié)構(gòu)，使得數(shù)字信號處理器的數(shù)據(jù)處理器能力更加強(qiáng)大、管理更加靈活。同時，隨著嵌入式應(yīng)用的需求，對功耗的要求也越來越苛刻，使得可重構(gòu)處理器在未來將會起到重要的作用。由于不同的應(yīng)用需求可以通過重構(gòu)技術(shù)獲得所需要的微處理器系統(tǒng)架構(gòu)，這將大大提高產(chǎn)品的競爭力，同時也降低了整個系統(tǒng)的功耗和成本。多處理器的體系結(jié)構(gòu) 隨著單個處理器的性能越來越逼近其物理極限,現(xiàn)在的處理器設(shè)計方向可以大致有兩類，一是采用單片上集成多個核中或者采用一個核中多個物理線程的方法來達(dá)到并行的目的，從而提高性能；另一個方向是嵌入式應(yīng)用，這有兩種思路即將通用處理器擴(kuò)展、改裝成能適合各種嵌入式應(yīng)用（９０％的份額是ＤＳＰ），或者將ＤＳＰ擴(kuò)展、改裝以吸收部分通用微處理器的特點(diǎn)。事實(shí)上， 在2000年，嵌入式芯片的銷售量已經(jīng)是通用ＰＣ微處理能的兩倍多。但是從編譯的角度來看ＤＳＰ由于其不規(guī)則、復(fù)雜的結(jié)構(gòu)以及指令集結(jié)構(gòu)，導(dǎo)致無法很好的利用編譯器。當(dāng)然，現(xiàn)在ＤＳＰ的一個研究方向就是吸收通用微處理器的特點(diǎn)，以方便編譯器的使用。 （multiissue processor） 多發(fā)射處理器（multiissue processor）包括超標(biāo)量(Superscalar)和超長指令字（VeryLong Instruction Word，ＶＬＩＷ）處理器,其思想是允許在一個時鐘周期內(nèi)發(fā)射多條指令以減少處理器的平均ＣＰＩ, 更好地利用處理器的功能部件。提高多發(fā)射處理器資源利用率的關(guān)鍵問題是：如何在程序中找到足夠的指令級并行性。超標(biāo)量處理器在每個時鐘周期發(fā)射由硬件動態(tài)確定的指令，而ＶＬＩＷ處理器則在每個時鐘周期發(fā)射出編譯器確定的固定數(shù)目的操作。超標(biāo)量處理器是依賴硬件來發(fā)現(xiàn)ILP， 而VLIW處理器則依賴編譯器來發(fā)現(xiàn)ＩＬＰ。不管是超標(biāo)量還是ＶＬＴＷ處理器都只能挖掘同一個線程的ILP來提高處理器資源利用率。當(dāng)多發(fā)射處理器不能發(fā)現(xiàn)足夠的指令來添滿發(fā)射槽時，水平浪費(fèi)（Horizontal Waste）就發(fā)生了。此外當(dāng)資源沖突造成多發(fā)射處理器在接下來的時鐘周期中不能發(fā)射指令，則造成了垂直浪費(fèi)（Vertical Waste）。如圖1所示為多發(fā)射處理器中可能造成的垂直浪費(fèi)和水平浪費(fèi)情況。圖１中空白塊表示該指令發(fā)射槽（Issue Slot）浪費(fèi)了； 不同的填充色表示不同線程。 現(xiàn)代超標(biāo)量處理器包括：DEC/Compaq 21162,PowerPC,MIPS R10000,Sun PA8000?，F(xiàn)代VLIW處理器包括：Intel IA64(Itanium),transmeta Crusoe。 多線程處理器（multithread processor） 為了減少長延遲對處理器效率的影響， 例如減少cache不命中和執(zhí)行時間長的指令對處理器效率的影響，在單個處理器內(nèi)部實(shí)現(xiàn)多個硬件線程。當(dāng)某個線程處理 cache不命中時，其他線程可以以繼續(xù)執(zhí)行有效工作，從而隱藏訪存延遲，提高綜合性能。 多線程處理器的優(yōu)點(diǎn)在于由于能夠快速切換線程上下文，因此多線程處理器能在每個時鐘周期發(fā)射一個獨(dú)立線程的指令。能夠利用線程級并行提高處理器資源的利用率。其主要缺點(diǎn)是由于每個時鐘周期只能允許一個線程活躍，所以沒能發(fā)現(xiàn)橫向的資源效率。 多線程處理器通常為每個線程維護(hù)獨(dú)立的ＰＣ和寄存器，可以分為細(xì)粒度多線程，即每個時鐘周期都可以進(jìn)行線程切換，以及粗粒度多線程，即可以等到有長延遲操作時再做線程切換。 同時多線程處理器（simul
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1