【文章內(nèi)容簡(jiǎn)介】 ................................131 定制版圖設(shè)計(jì) ...............................................132 SRAM 電源系統(tǒng)設(shè)計(jì) ...........................................133 設(shè)計(jì)要求 ...................................................133 設(shè)計(jì)原理 ...................................................133 電壓比較器單元設(shè)計(jì) .........................................134 SRAMVDD 電壓控制單元設(shè)計(jì) .................................135 整體電路仿真 ...............................................139 內(nèi)部配置時(shí)鐘發(fā)生電路單元......................................141 設(shè)計(jì)要求 ...................................................141 設(shè)計(jì)原理 ...................................................143 振蕩器單元設(shè)計(jì) .............................................145 整體電路設(shè)計(jì)與仿真 .........................................147 定制版圖設(shè)計(jì) ...............................................152 FPGA 內(nèi)部模擬電路單元綜述 ....................................152第五章 FPGA 系列產(chǎn)品的模擬電路設(shè)計(jì)與驗(yàn)證 .........................154 FPGA 系列產(chǎn)品設(shè)計(jì)方法 .........................................154 FPGA 系列產(chǎn)品的模擬電路異同點(diǎn) .................................155 相同點(diǎn) .....................................................155 不同點(diǎn) .....................................................156 FPGA 系列產(chǎn)品的模擬電路設(shè)計(jì)與實(shí)現(xiàn) ............................156第六章 FPGA 可編程 I/O 接口電路測(cè)試方法研究 .......................158 I/O 接口電路測(cè)試方法研究 .......................................158 I/O 接口電路測(cè)試方案 ...........................................159第七章 結(jié) 論 ......................................................162致 謝 ..............................................................164參考文獻(xiàn) ...........................................................165攻碩期間取得的研究成果 .............................................167第一章 緒論 課題的背景和意義FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路，該產(chǎn)品既解決了定制電路的不足，又克服了原有類型的可編程器件門電路數(shù)有限的缺點(diǎn)。由于 FPGA 產(chǎn)品具有上市時(shí)間短、設(shè)計(jì)成本低、便于升級(jí)與重復(fù)使用的特點(diǎn)，目前被廣泛應(yīng)用在通信、航天、航空、導(dǎo)航、遙感、遙測(cè)、程控交換機(jī)等軍、民用領(lǐng)域 [1]。FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block)和內(nèi)部連線(Interconnect)三個(gè)主要部分。對(duì)于一個(gè)實(shí)際投入商業(yè)與工業(yè)應(yīng)用的 FPGA 而言，沒有 I/O 接口、上電復(fù)位和電源系統(tǒng)等模擬電路模塊就不能保證 FPGA 在各種實(shí)際應(yīng)用環(huán)境中正常工作。因此對(duì)于投入實(shí)際應(yīng)用的 FPGA產(chǎn)品而言，模擬電路的設(shè)計(jì)是至關(guān)重要的。但是，由于中國集成電路產(chǎn)業(yè)受到產(chǎn)業(yè)高速增長(zhǎng)與核心技術(shù)長(zhǎng)期受制國外技術(shù)壁壘的雙重影響，出現(xiàn)了產(chǎn)業(yè)規(guī)模盲目擴(kuò)大與產(chǎn)品效益低下并存，外資大量進(jìn)入與本土大企業(yè)缺失并存的尷尬局面。由于外資的巨大貢獻(xiàn)，中國的整機(jī)制造產(chǎn)業(yè)(包括計(jì)算機(jī)、通信設(shè)備制造和視聽產(chǎn)業(yè))仍具有較強(qiáng)的國際競(jìng)爭(zhēng)力，而本土的元器件研發(fā)產(chǎn)業(yè)在全球所占的份額則十分有限。這一格局在客觀上反映了國內(nèi)的企業(yè)與科研院所尚不具備與跨國公司開展全面競(jìng)爭(zhēng)，中國電子信息產(chǎn)業(yè)仍處于加工組裝階段的現(xiàn)實(shí)。因此，從某種意義上來講，中國電子產(chǎn)業(yè)的基礎(chǔ)研發(fā)能力大而不強(qiáng)?；谝陨显颍瑖鴥?nèi)在可編程邏輯器件領(lǐng)域尚處于起步階段，研究大多集中于電路綜合和布局布線算法理論。對(duì)于實(shí)際的 FPGA 芯片設(shè)計(jì)，尤其是商業(yè)化FPGA 芯片中模擬電路的設(shè)計(jì)與研究尚未有成功先例。因此，掌握了 FPGA 模擬電路設(shè)計(jì)技術(shù)，可以加速我國 FPGA 研制進(jìn)程，縮短與先進(jìn)國家水平的差距，從而在軍事和國民經(jīng)濟(jì)各領(lǐng)域發(fā)揮良好的經(jīng)濟(jì)效益和社會(huì)效益。 現(xiàn)場(chǎng)可編程門陣列簡(jiǎn)介所謂現(xiàn)場(chǎng)可編程門陣列(FPGA)是指可以方便地通過實(shí)時(shí)下載不同的配置位流文件(bit stream)，而實(shí)現(xiàn)不同邏輯功能的門陣列芯片。20 世紀(jì) 80 年代中期，Altera 和 Xilinx 分別推出了與標(biāo)準(zhǔn)門陣列類似的FPGA，它具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。這種器件兼容了 PLD 和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與其它 ASIC 相比，它們具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。與 PAL、GAL 器件相比，它的優(yōu)點(diǎn)是可以實(shí)時(shí)地對(duì)內(nèi)置的 SRAM 或 EPROM 編程，以實(shí)時(shí)地改變器件功能，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程(基于 EPROM 型)或在線重配置(基于 SRAM 型)。因此，F(xiàn)PGA 被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中，幾乎所有應(yīng)用門陣列、PLD 和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用 FPGA 器件。FPGA 通常包含三類可編程資源：可編程邏輯功能塊、可編程 I/O 塊和可編程互連。可編程邏輯功能塊是實(shí)現(xiàn)用戶功能的基本單元，它們通常排列成一個(gè)陣列，散布于整個(gè)芯片；可編程 I/O 單元實(shí)現(xiàn)芯片上邏輯與外部封裝腳的接口，圍繞著陣列于芯片四周?？删幊虄?nèi)部互連包括各種長(zhǎng)度的線段和編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或 I/O 塊連接起來，構(gòu)成特定功能的電路。不同廠家生產(chǎn)的FPGA 在可編程邏輯塊的規(guī)模，內(nèi)部互連線的結(jié)構(gòu)和采用的可編程元件上存在較大的差異。目前，在市場(chǎng)上比較常用的是 Xilinx 和 Altera 公司的 FPGA 器件。由于 FPGA 能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本(NRE)，同時(shí)有效的縮短上市時(shí)間(time to market)，并且通過在系統(tǒng)編程、遠(yuǎn)程在線重構(gòu)等技術(shù)降低了維護(hù)和升級(jí)成本，因此在通信、控制、數(shù)據(jù)計(jì)算等領(lǐng)域得到了廣泛的應(yīng)用。FPGA 的發(fā)展推動(dòng)了先進(jìn)制造工藝和封裝工藝的出現(xiàn)，通過全定制的電路和版圖設(shè)計(jì)方法所進(jìn)行的設(shè)計(jì)優(yōu)化，使 FPGA 在邏輯密度、性能、功能和功耗方面得到大幅改善，成本顯著下降。隨著 FPGA 在功能、密度、速度上的不斷提升與成本的降低，用戶需求與協(xié)議標(biāo)準(zhǔn)的變化，F(xiàn)PGA 芯片由于其便利的可升級(jí)性，不但被用來制作原型機(jī)，而且還被大量地應(yīng)用到網(wǎng)絡(luò)、消費(fèi)電子、科研、航天及國防的許多最終產(chǎn)品中，成為一系列電子系統(tǒng)的核心。 SRAM 編程技術(shù)介紹通過對(duì)熔絲、EPROM、EEPROM、 SRAM，反熔絲和 Flash 等可編程技術(shù)的研究，總結(jié)可編程邏輯器件可編程技術(shù)的特性，見表 11。表 11 可編程開關(guān)技術(shù)比較編程技術(shù) 可重復(fù)編程 易失性 制造工藝熔絲 否 否 BipolarEPROM 電路外 否 UVCMOSEEPROM 在電路 否 EECMOSSRAM 在電路 是 CMOS反熔絲 否 否 CMOS+Flash 在電路 否 FlashSRAM 編程技術(shù)最先使用是在 Xilinx 公司的 FPGA 產(chǎn)品中，現(xiàn)在已經(jīng)廣泛使用在其他公司的 FPGA 產(chǎn)品中?；谠摲N編程技術(shù)的 FPGA 的可編程互聯(lián)、可編程 I/O、 CLB 單元的的配置信息都存儲(chǔ)于 SRAM 陣列中。圖 1－1 示出了 Xilinx公司的一個(gè) 5 管 SRAM 配置單元，該單元是由首尾相連的兩個(gè)反相器和一個(gè)導(dǎo)通晶體管構(gòu)成的 [2]。圖 11 5 管 SRAM 配置單元SRAM 技術(shù)的優(yōu)點(diǎn)是采用標(biāo)準(zhǔn) CMOS 工藝，可重復(fù)設(shè)計(jì)和在系統(tǒng)可重配置。缺點(diǎn)是易失性，每次斷電后 SRAM 的數(shù)據(jù)就不存在了。所以在使用 SRAM 型FPGA 時(shí)需要外掛存儲(chǔ)單元 (通常是 PROM)，這樣在每次上電時(shí)，從存儲(chǔ)器中裝載配置數(shù)據(jù)。另外，采用 SRAM 技術(shù)編程的 FPGA 所需芯片面積是最大的，這是由于通常一個(gè) SRAM 單元都需要 5～6 個(gè)單管組成 [3]。由于本次課題采用的制造工藝是標(biāo)準(zhǔn) CMOS 工藝，所以選擇 SRAM 做為FPGA 內(nèi)部各個(gè)配置點(diǎn)配置信息的存儲(chǔ)單元，并且結(jié)合 SRAM 在系統(tǒng)可重配置的特性，利用模擬電路的設(shè)計(jì)方法，實(shí)現(xiàn)兼容多種接口標(biāo)準(zhǔn)的在線可重配置 I/O 接口電路的設(shè)計(jì)。 FPGA 和 ASIC 的對(duì)比目前在電子行業(yè)使用比較多的產(chǎn)品主要有 ASIC 和 FPGA，在這兩者之間F