02318自考計(jì)算機(jī)組成原理(問(wèn)答)總結(jié)(編輯修改稿)
2025-07-22 04:58 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 【答案】：① 地址譯碼。選取接口中有關(guān)寄存器，也就是選擇了I/O設(shè)備?！ 、?命令字／狀態(tài)字寄存器。供CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息。 ?、?數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實(shí)現(xiàn)速度匹配。 ?、?控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。 5．何謂DAM方式？說(shuō)明它的適用場(chǎng)合。 【答案】：定義：由DMA控制器控制系統(tǒng)總線，直接依靠硬件實(shí)現(xiàn)主存與I/O設(shè)備之間的數(shù)據(jù)直傳，傳送期間不需要CPU程序干預(yù)。 適用場(chǎng)合：高速、批量數(shù)據(jù)的簡(jiǎn)單傳送。6．何謂多重中斷？如何保證它的實(shí)現(xiàn)？ 【答案】：多重中斷：CPU在響應(yīng)處理中斷過(guò)程中，允許響應(yīng)處理更高級(jí)別的中斷請(qǐng)求，這種方式稱為多重中斷?！ ?shí)現(xiàn)方法：在中斷服務(wù)程序的起始部分用一段程序來(lái)保存現(xiàn)場(chǎng)、送新屏蔽字以屏蔽同級(jí)別和低級(jí)別的中斷請(qǐng)求、然后開(kāi)中斷，這樣CPU就可響應(yīng)更高級(jí)別的中斷請(qǐng)求，實(shí)現(xiàn)多重中斷。 7．試對(duì)程序中斷方式和 DMA 方式各分別舉出二種應(yīng)用例子?！ 敬鸢浮浚褐袛喾绞匠Ｓ糜诖蛴C(jī)輸出、鍵盤輸入等； DMA方式常用于讀／寫磁盤、讀／寫磁帶等。 8．主機(jī)與外圍設(shè)備之間信息傳送的控制方式有哪幾種？采用哪種方式 CPU 效率最低？ 【答案】：主機(jī)與外圍設(shè)備之間信息傳送的控制方式有四種：程序查詢方式、中斷方式、DMA方式和通道方式。程序查詢方式CPU 效率最低。9．試比較中斷方式與 DMA 方式的主要異同，并指出它們各自應(yīng)用在什么性質(zhì)的場(chǎng)合。 【答案】：相同點(diǎn)：這兩種方式下，主機(jī)和I/O設(shè)備都是并行工作?！ 〔煌c(diǎn)：中斷方式在CPU響應(yīng)了I/O設(shè)備的中斷請(qǐng)求后，要暫停現(xiàn)行程序的執(zhí)行，轉(zhuǎn)為I/O設(shè)備服務(wù)。DMA 方式直接依靠硬件實(shí)現(xiàn)主存與I/O設(shè)備之間的數(shù)據(jù)直傳，傳送期間不需要CPU程序干預(yù)，CPU可繼續(xù)執(zhí)行原來(lái)的程序，CPU效率比中斷方式?！ MA 方式適用場(chǎng)合：高速、批量數(shù)據(jù)的簡(jiǎn)單傳送?！ ≈袛喾绞竭m用場(chǎng)合：處理復(fù)雜隨機(jī)事件、控制中低速1/O設(shè)備。 10．基本的DMA控制器的主要部件有哪些？ 【答案】：基本的DMA控制器的主要部件有：地址寄存器、長(zhǎng)度計(jì)數(shù)器、數(shù)據(jù)寄存器、標(biāo)志寄存器、命令寄存器、控制邏輯等。11．簡(jiǎn)述多重中斷系統(tǒng)中CPU響應(yīng)處理一次中斷的步驟?！ 敬鸢浮浚孩?關(guān)中斷；② 保存現(xiàn)場(chǎng)信息；③ 判別中斷條件；④ 開(kāi)中斷；⑤ 執(zhí)行中斷服務(wù)程序；⑥ 關(guān)中斷；⑦ 恢復(fù)現(xiàn)場(chǎng)信息；⑧ 開(kāi)中斷。12．中斷方式的接口控制器功能：能向CPU發(fā)出中斷請(qǐng)求信號(hào)；能發(fā)出識(shí)別代碼提供提供引導(dǎo)CPU在響應(yīng)中斷請(qǐng)求后轉(zhuǎn)入相應(yīng)服務(wù)程序的地址； CPU要能夠?qū)χ袛嗾?qǐng)求進(jìn)行允許或禁止的控制；能使中斷請(qǐng)求參加優(yōu)先級(jí)排隊(duì)。13．CPU與外圍設(shè)備進(jìn)行通信有三種類型：① CPU向外圍設(shè)備發(fā)出操作控制命令；② 外圍設(shè)備向CPU提供狀態(tài)信息；③ 數(shù)據(jù)在CPU和外圍設(shè)備之間傳遞。14．中斷裁決機(jī)制：輪詢、菊花鏈、獨(dú)立請(qǐng)求。15．CPU與DMA訪問(wèn)內(nèi)存沖突的裁決的三種方法：① CPU等待DMA的操作；② DMA乘存儲(chǔ)器空閑時(shí)訪問(wèn)存儲(chǔ)器；③ CPU與DMA交替訪問(wèn)存儲(chǔ)器。16．CPU啟動(dòng)DMA的步驟：① 測(cè)試設(shè)備狀態(tài)；② 寫存儲(chǔ)器地址寄存器；③ 寫長(zhǎng)度計(jì)數(shù)器；④ 啟動(dòng)DMA控制邏輯。17．通道的三種類型： 選擇通道：它與設(shè)備之間的傳輸一直維持到設(shè)備請(qǐng)求的傳輸完成為止，然后為其它外圍設(shè)備傳輸數(shù)據(jù)。數(shù)據(jù)寬度是可變的，通道中包含一個(gè)保存IO數(shù)據(jù)傳輸所需的參數(shù)寄存器?！ ?shù)組多路通道：以數(shù)組為單元在若干高速傳輸操作之間進(jìn)行交叉復(fù)用?！ ∽止?jié)多路通道：用于連接多個(gè)慢速的和中速的設(shè)備，這些設(shè)備的數(shù)據(jù)傳送以字節(jié)為單位，字節(jié)交叉模式、猝發(fā)模式。18．字節(jié)多路通道與數(shù)組多路通道的區(qū)別：首先數(shù)組多路通道允許多個(gè)設(shè)備同時(shí)工作，但只允許一個(gè)設(shè)備進(jìn)行傳輸型操作，而其它設(shè)備進(jìn)行控制型操作；字節(jié)多路通道不僅允許多個(gè)設(shè)備操作，而且允許它們同時(shí)進(jìn)行傳輸型操作。其次，數(shù)組多路通道與設(shè)備之間的數(shù)據(jù)傳送的基本單位是數(shù)據(jù)塊，通道必須為一個(gè)設(shè)備傳送完一個(gè)數(shù)據(jù)塊以后才能為別的設(shè)備傳送數(shù)據(jù)，而字節(jié)多路通道與設(shè)備之間的數(shù)據(jù)傳送基本單位是字節(jié)，各設(shè)備之間的數(shù)據(jù)傳送是以字節(jié)為單位交替進(jìn)行的。19．通道的功能：① 接受CPU的I/O操作指令，按指令要求控制外圍設(shè)備；② 從內(nèi)存中讀取通道程序，并執(zhí)行，即向設(shè)備控制器發(fā)送各種命令；③ 組織和控制數(shù)據(jù)在內(nèi)存與外設(shè)之間的傳送操作；④ 讀取外設(shè)的狀態(tài)信息，形成整個(gè)通道的狀態(tài)信息，提供給CPU或保存在內(nèi)存中；⑤ 向CPU發(fā)出IO操作中斷請(qǐng)求，將外圍設(shè)備的中斷請(qǐng)求和通道本身的中斷請(qǐng)求按次序報(bào)告CPU。其它，各部件都可以向總線發(fā)送數(shù)據(jù)，怎樣避免信號(hào)發(fā)送中的沖突？ (5分)參考答案：從電路的角度，總線的連接方式是一種公用線路的連接方式?？偩€是一組公共的傳輸線，為保證總線 所傳輸?shù)男盘?hào)的有效性，應(yīng)控制總線信號(hào)的發(fā)送，連接在總線上的設(shè)備不能同時(shí)有多個(gè)設(shè)備向總線發(fā)送信 息。為避免信號(hào)發(fā)送中的沖突，保證傳輸信息的正確性，連接在總線上的設(shè)備必須通過(guò)總線驅(qū)動(dòng)電路向總 線發(fā)送信號(hào)?？偩€驅(qū)動(dòng)電路可由三態(tài)輸出電路或集電極開(kāi)路門電路構(gòu)成，并用一個(gè)控制信號(hào)控制它的輸出 端。當(dāng)總線驅(qū)動(dòng)電路的控制端信號(hào)有效時(shí)，驅(qū)動(dòng)電路向總線輸出信號(hào)；控制信號(hào)無(wú)效時(shí)，驅(qū)動(dòng)電路處于高 阻狀態(tài)?？刂破鞅ＷC在任何時(shí)刻只有一個(gè)部件的總線輸出控制信號(hào)是有效的，這樣就避免了總線數(shù)據(jù)傳輸 的沖突。？ (5分)參考答案：固定長(zhǎng)度操作碼可使得計(jì)算機(jī)對(duì)指令的譯碼方法十分簡(jiǎn)單，但它不便于指令的擴(kuò)展。采用可變長(zhǎng)度操 作碼的編碼主要有兩種情況，一種情況是為了縮短操作碼的平均長(zhǎng)度。根據(jù)指令使用的概率進(jìn)行編碼，先 對(duì)使用較頻繁的指令用位數(shù)較少的代碼進(jìn)行編碼，然后對(duì)剩下的碼字進(jìn)行擴(kuò)展編碼，作為使用不頻繁的指 令的操作碼。如教材中例41中所示的。另一種可變長(zhǎng)度操作碼的編碼的情況是為了增加新的指令。原來(lái) 的指令中的操作碼中剩下的碼字不夠
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1