【文章內容簡介】 32k16k6k02k2k08k24k16k16k16k8k24k4k4k4k16k016k16k08k56k00032k168k TMS320C5402的總線結構TMS320C5402 片內有8條主總線，包括4條程序/數(shù)據(jù)總線和4條20位地址總線。這些總線的功能如下：（1）程序總線（PB）傳送取自程序存儲器的指令代碼和立即操作數(shù)。（2）3條數(shù)據(jù)總線（CB、DB和EB）將內部各單元（如CPU、數(shù)據(jù)地址生成電路、程序地址生成電路、在片外圍電路以及數(shù)據(jù)存儲器）連接在一起。CB和DB傳送讀自數(shù)據(jù)存儲器的操作數(shù)；EB傳送寫到存儲器的數(shù)據(jù)。（3）4個地址總線（PAB、CAB、DAB和EAB）傳送執(zhí)行指令所需的地址。C5402可以利用兩個輔助寄存器算術運算單元（ARAU0和ARAU1），在每個周期內產(chǎn)生兩個數(shù)據(jù)存儲器的地址。PB能夠將存放在程序空間（如系統(tǒng)表）中的操作數(shù)，傳送到乘法器，以便執(zhí)行乘法/累加操作，或通過數(shù)據(jù)傳送指令（MVPD和READA指令）傳送到數(shù)據(jù)空間的目的地，此種功能，連同雙操作數(shù)的特性，支持在一個周期內執(zhí)行3操作指令。C5402還有一條雙向總線，用于尋址在片外圍電路。這條總線通過CPU接口中的總線交換器連接到DB和EB。利用這個總線讀/寫，需要2個或2個以上周期，具體時間取決于外圍電路的結構。 IEEE 標準的邏輯掃描電路片上的JTAG 接口符合IEEE 標準，這個接口用于硬件仿真和測試。本文所應用的TI 公司提供的開發(fā)套件中就包含了一個硬件仿真器，使用硬件仿真器可以縮短工程開發(fā)周期，提高工作效率。 本章小結本章討論了TMS320C5402的硬件結構，對芯片的總線結構、中央處理器、存儲器 、指令系統(tǒng)進行了介紹。由于TMS320C54x完善的體系結構，并配備了功能強大的指令系統(tǒng)，使得芯片處理速度快、適用性強。齊齊哈爾大學畢業(yè)設計（論文） 第3章 最小系統(tǒng)硬件設計 最小系統(tǒng)模塊硬件總體框圖最小系統(tǒng)模塊是使得DSP芯片TMS320C5402能夠工作的最精簡模塊，它主要包括電源電路、復位電路、時鐘電路和JTAG仿真接口電路。圖31為最小系統(tǒng)框圖：圖31 最小系統(tǒng)框圖 電源電路，所以我們采用5V電源供電。(CVDD) I/O電壓(DVDD)，并且DSP對這兩種電源加電次序也有要求，理想情況下兩個電源同時加電，但是一般場合很難做到，這時應先對CVDD加電，然后對DVDD上電。講究供電次序的原因在于：如果只有CPU內核獲得供電，周邊I/O沒有供電，對芯片是不會產(chǎn)生任何損害的，只是沒有輸入/輸出能力而已；如果反過來，周邊I/O得到供電而CPU內核沒有加電，那么芯片緩沖/驅動部分的三極管在一個未知狀態(tài)下工作，這是非常危險的。鑒于噪聲的簡單性，本文采用TI公司提供的DSP專用電源芯片TPS73HD318來構建電源電路，同時也避免了上電次序的問題。圖32為根據(jù)TPS73HD318芯片性能實現(xiàn)雙電壓輸出的電源電路設計方案，具體分析如下：圖32 電源電路(1)TPS73HD318芯片可以提供最高750mA的電流，為了適應較大的電流輸出場合，該芯片輸入和輸出的管腳都采用兩個管腳，這樣可以提高電流的通過率并有利于芯片散熱。(2)，輸入+5V的VCC，用luF的電容對輸入電源濾波，使輸入電壓變得更穩(wěn)定；輸出部分為lOUT兩個管腳，F(xiàn)B／SENSE端子也必須接到1OUT管腳，用33μF的電容來實現(xiàn)濾波功能。(3)，輸入+5 V的VCC，用1μF的電容對輸入電源濾波；輸出部分為兩個2OUT管腳，用33uF的電容來實現(xiàn)濾波功能。(4)系統(tǒng)的電源輸入為+5V，為一個兩腳插針，為提高輸入電源電壓的穩(wěn)定性，采用一個220uF的電容進行濾波。同時設計電源指示燈LED，用來指示電源的通斷。 復位電路C5402的復位輸入引腳RS為處理器提供了一種硬件初始化的方法，它是一種不可屏蔽的外部中斷，可在任何時候對C54x進行復位。當系統(tǒng)上電后，RS引腳應至少保持5個時鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。復位后(RS回到高電平)，CPU從程序存儲器的FF80H單元取指，并開始執(zhí)行程序。C5402的復位分為軟件復位和硬件復位，軟件復位是通過執(zhí)行指令實現(xiàn)芯片的復位，硬件復位是通過硬件電路實現(xiàn)芯片的復位，硬件復位有上電復位、手動復位和自動復位三種。1．上電復位電路上電復位電路是利用RC電路的延遲特性來產(chǎn)生復位所需要的低電平時間。由RC電路和施密特觸發(fā)器組成，如圖331所示：圖331 上電復位電路上電瞬間，由于電容C上的電壓不能突變，使RS仍為低電平，芯片處于復位狀態(tài)，同時通過電阻R對電容C進行充電，充電時間常數(shù)由R和C的乘積確定。為了使芯片正常初始化，通常應保證RS低電平的時間至少持續(xù)3個外部時鐘周期。但在上電后，系統(tǒng)的晶體振蕩器通常需100～200ms的穩(wěn)定期，因此由RC決定的復位時間要大于晶體振蕩器的穩(wěn)定期。為了防止復位不完全，RC參數(shù)可選擇大一些。復位時間可根據(jù)充電時間來計算，已知電容電壓為 公式（31） 其中時間常數(shù)為 公式（32）則復位時間 公式（33）設Vc=，選擇R=100kΩ，C=，電源電壓Vcc=5V，可得復位時間t=167ms。隨后的施密特觸發(fā)器保證了低電平的持續(xù)時間至少為167ms，從而滿足復位要求。 2．手動復位電路手動復位電路是通過上電或按鈕兩種方式對芯片進行復位，如圖332所示：圖332 手動復位電路電路參數(shù)與上電復位電路相同。當按鈕閉合時，電容C通過按鈕和R1進行放電，使電容C上的電壓降為0。當按鈕斷開時，電容C的充電過程與上電復位相同，從而實現(xiàn)手動復位。3．自動復位電路由于實際的DSP系統(tǒng)需要較高頻率的時鐘信號，在運行過程中極容易發(fā)生干擾現(xiàn)象，嚴重時可能會造成系統(tǒng)死機，導致系統(tǒng)無法正常工作。為了解決這種問題，除了在軟件設計中加入一些保護措施外，硬件設計還必須做出相應的處理。目前，最有效的硬件保護措施是采用具有監(jiān)視功能的自動復位電路。自動復位電路除了具有上電復位功能外，還能監(jiān)視系統(tǒng)運行。當系統(tǒng)發(fā)生故障或死機時可通過該電路對系統(tǒng)進行自動復位?；驹硎峭ㄟ^電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運行。當系統(tǒng)正常運行時，在規(guī)定的時間內給監(jiān)視線提供一個變化的高低電平信號，若在規(guī)定的時間內這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行不正常，并對系統(tǒng)進行復位。自動復位電路的設計方案由555定時器和計數(shù)器組成，采用專用的自動復位集成電路。如Maxim公司的MAX70MAX706R芯片。由MAX706R組成的自動復位電路如圖333所示。引腳6為系統(tǒng)提供的監(jiān)視信號CLK，來自DSP芯片某個輸出端，是一個通過程序產(chǎn)生的周期不小于10Hz的脈沖信號。引腳7為低電平復位輸出信號，用來對DSP芯片復位。當DSP處于不正常工作時，由程序所產(chǎn)生的周期脈沖CLK將會消失，自動復位電路將無法接收到監(jiān)視信號，MAX706R芯片將通過引腳7產(chǎn)生復位信號，使系統(tǒng)復位，程序重新開始運行，強迫系統(tǒng)恢復正常工作。圖333 自動復位電路本系統(tǒng)中，由于我們選擇了DSP專用的電源管理芯片TPS73HD318，該芯片本身可以提供寬度為200ms的低電平復位脈沖，為了使系統(tǒng)電路簡單，所以不再設計自動復位電路。 時鐘電路時鐘電路用來為C5402芯片提供時鐘信號，由一個內部振蕩器和一個鎖相環(huán)PLL組成。C5402時鐘信號的產(chǎn)生有使用外部時鐘源和使用芯片內部的振蕩器兩種方法。若使用外部時鐘源，只要將外部時鐘信號直接加到