【文章內(nèi)容簡介】 斷沒有被使能，也就是中斷使能位的值為 0，那么外設(shè)就不會(huì)向 PIE 控制器提出中斷請(qǐng)求。 但在本系統(tǒng)中，定時(shí)器 0 內(nèi)部的 計(jì)數(shù) 寄存器一旦遞減到零，就會(huì)向 PIE 產(chǎn)生一個(gè)中斷請(qǐng)求 TINT， 而 無需經(jīng)過外設(shè)內(nèi)部的中斷位置位 。 第 8 頁 級(jí) PIE 模塊的 8 個(gè)外設(shè)中斷和外部引腳中斷復(fù)用一個(gè) CPU 中斷，這些中斷被分為 12 組， 即 一組中的中斷復(fù)用一個(gè) CPU 中斷。 對(duì)于復(fù)用的中斷源， PIE 模塊中的每個(gè)中斷組都有一個(gè)中斷標(biāo)志寄存器（ PIEIFR(x,y)）和中斷使能寄存器（ PIEIER(x,y)），其中 x=PIE 組 1~PIE 組 12，y 表示一組中的 8 個(gè)復(fù)用中斷 ,這樣， PIEIFRx,y 和 PIEIERx,y 將對(duì)應(yīng) PIE 組 x（ x=1~12）中的中斷 y(y=1~8),即代表相應(yīng)的中斷標(biāo)志位和中斷使能位。另外，每一個(gè) PIE 中斷組中還存在一個(gè)中斷應(yīng)答位 PIEACK。 當(dāng)外設(shè)向 PIE 控制器發(fā)送中斷請(qǐng)求時(shí)，則相應(yīng)的 PIE 中斷標(biāo)志位（ PIEIFRx,y） 置位， 如果相應(yīng)的 PIE 中斷使能位 PIEIER(x,y)也 置位 ，則 PIE 將檢查相應(yīng)的 PIEACKx 位，以確定 CPU 是否為該組中斷準(zhǔn)備好。如果 PIEACKx位被清除，則 PIE 會(huì)向 CPU 發(fā)送 中斷請(qǐng)求，如果 PIEACKx 位是 1，則 PIE 將一直等待到該位被清除才向 CPU 發(fā)送中斷請(qǐng)求。 定時(shí)器 0 的中斷 TINT 使用的時(shí) PIE 中的第一組的第七個(gè)中斷。也就是說，當(dāng)定時(shí)器向 PIE 發(fā)出中斷請(qǐng)求 TINT 時(shí)， PIE 的 PIEIFR（ 1,7）會(huì)置位，如果 PIEIER（ 1,7）置位 且 PIEACK1 被清除，則此中斷才會(huì)被傳送到 CPU 級(jí)中 級(jí) 當(dāng)中斷請(qǐng)求被發(fā)送到 CPU。相應(yīng)的 CPU 中斷標(biāo)志位置 1， 當(dāng)中斷標(biāo)志鎖存到標(biāo)志寄存器后。相應(yīng)的中斷服務(wù)程序沒有被執(zhí)行，直到 CPU 中斷使能寄存器（ IER）或調(diào)試中斷寄存器（ DBGIER）和全局中斷屏蔽位（ INTM）被使能后才能執(zhí)行。 由于定時(shí)器 0 占用的是 PIE 第一組的第七個(gè)中斷線。所以在 CPU 級(jí)中，定時(shí)器 0 的中斷是經(jīng)過 CPU 的第一條中斷線 INT1 進(jìn)行傳輸?shù)?。?dāng)定時(shí)器 0 的中斷傳輸?shù)?CPU 級(jí)后， IFR1 會(huì)被置位，如果 IER 和 INTM 都被使能，那么定時(shí)器 0 的中斷服務(wù)子程序才會(huì)被執(zhí)行。 數(shù)碼管顯示電路 本系統(tǒng)的數(shù)碼管顯示電路主要由 SPI、 74HC164 和 4 位共陽數(shù)碼管組成三部分組成 。其中 SPI 串行通信接口負(fù)責(zé)把數(shù)碼管需要的數(shù)據(jù)一位一位的傳送給74HC164 芯片，再由 74HC164 將數(shù)碼管所需的段碼并行輸出給數(shù)碼管，這樣數(shù)碼管就可以顯示數(shù)據(jù)了。 第 9 頁 圖 24 顯示系統(tǒng)電路原理圖 數(shù)碼管顯示系統(tǒng)的電路連接原理圖如上圖所示。 首先，數(shù)據(jù)要利用 SPI 在 DSP 和 74HC164 之間進(jìn)行通信。由于 74HC164有兩個(gè)輸入端 A 和 B，而 本系統(tǒng)只用到了一個(gè)輸入，所以把這兩個(gè)輸入端都接上 SPI 的主出從入線， 74HC164 的時(shí)鐘信號(hào)端自然是接 SPI 的 SCLK 線，因?yàn)橥ㄐ胚^程中的時(shí)鐘信號(hào)始終是由主機(jī)提供的，而 74HC164 只是從機(jī)。 其次 74HC164 還有 8 個(gè)輸出 QA~QH，其中 QA 是高位， QH 是低位， 所以QA 接數(shù)碼管的小數(shù)點(diǎn) DP 位， QB~QH 分別接數(shù)碼管的 g~a 位。 最后，四位數(shù)碼管的四條位選線分別接三極管的發(fā)射極。三極管的 集電極接 +5V 電源， 基極 分別接 DSP 的四個(gè) GPIO 口 5 5 54 和 55。 數(shù)碼管通過動(dòng)態(tài)掃描的方式進(jìn)行輪流點(diǎn)亮。 SPI 串行 外設(shè)接口 SPI 是 Serial Peripheral Interface 的縮寫，翻譯成中文就是串行外圍設(shè)備接口。 SPI 最早是由 Freescale(原 Motorola)公司在其 MC68 HCxx 系列處理器上定義的一種高速同步串行通信接口。 SPI 通常用 于 DSP 和外設(shè)及其他處理器之間的通信。典型的應(yīng)用包括擴(kuò)展 I/O，還可以通過移動(dòng)寄存器，顯示驅(qū)動(dòng)器、模擬轉(zhuǎn)換器等器件所做的外設(shè)擴(kuò)展。 SPI 支持主 /從模式的多機(jī)通信。 F28335 系列DSP 還支持一個(gè) 16 級(jí)深度的接受發(fā)送 FIFO、用來減少 CPU 的開銷 [5]。 SPI 的通信原理。 SPI 以主從方式進(jìn)行工作，這種模式的通信系統(tǒng)中通常有一個(gè)主設(shè)備和多個(gè)從設(shè)備。其中， CS 信號(hào)是用來控制從機(jī)的芯片是否被選中的。系統(tǒng)內(nèi)如果有一個(gè)主設(shè)備 M1 和兩個(gè)從設(shè)備 S1 和 S2。當(dāng) SI 的片選信號(hào) 第 10 頁 為低電平時(shí)， S1 被選中， Ml 通過 MOSI 引腳 發(fā)送數(shù)據(jù)， S1 通過 MOSI 引腳接收數(shù)據(jù)，或者 S1 通過 MISO 引腳發(fā)送數(shù)據(jù)，而 M1 通過 MISO 引腳接收數(shù)據(jù)。同樣的，當(dāng) S2 的片選信號(hào) CS 為低電平時(shí)， S2 被選中， M1 通過 MOSI 引腳發(fā)送數(shù)據(jù) ,S2 通過 MOSI 引腳接收數(shù)據(jù)，或者 s2 通過 MISO 引腳發(fā)送數(shù)據(jù)，而 M1通過 MISO 引腳接收數(shù)據(jù)。從機(jī)只有通過 CS 信號(hào)被選中之后，對(duì)此從機(jī)的操作才一會(huì)有效，可見片選信號(hào)的存在使得允許在同一總線上連接多個(gè) SPI 設(shè)備成為可能。 當(dāng)從機(jī)被選中，和主機(jī)建立連接之后，接下來起作用的就是負(fù)責(zé)通信的 3根線了。通信時(shí)通過進(jìn)行數(shù)據(jù)交換 來完成，這里首先要知道 SPI 采用的是串行通信協(xié)議，也就是說通信時(shí)數(shù)據(jù)是一位一位進(jìn)行傳輸?shù)?。這也是 SCK 時(shí)鐘信號(hào)存在的原因，傳輸時(shí)，由 SCK 提供時(shí)鐘脈沖， MOSI 和 MISO 引腳則是基于此脈沖完成數(shù)據(jù)的發(fā)送或者接收。當(dāng) M1 給 S1 發(fā)送數(shù)據(jù)時(shí)，數(shù)據(jù)在時(shí)鐘脈沖的上升沿或者下降沿時(shí)通過 MI 的 MOSI 引腳發(fā)送，在緊接著的下降沿或者上升沿時(shí)通過 S1 的 MOSI 引腳接收 [6]。當(dāng) S1 給 M1 發(fā)送數(shù)據(jù)時(shí)，原理是一樣的，只不過通過 MISO 引腳來完成。 值得注意的是， SCK 信號(hào)只由主設(shè)備控制，從設(shè)備不能控制時(shí)鐘信號(hào)線。因此，在 一個(gè)基于 SPI 的系統(tǒng)中，必須至少有一個(gè)主控設(shè)備，其向整個(gè) SPI 系統(tǒng)提供時(shí)鐘信號(hào)，系統(tǒng)內(nèi)所有的設(shè)備都基于這個(gè)時(shí)鐘脈沖進(jìn)行數(shù)據(jù)的接收或者發(fā)送，所以 SPI 是同步串行通信接口。在點(diǎn)對(duì)點(diǎn)的通信中， SPI 接口不需要尋址操作，且為全雙工通信，因此顯得簡單高效。 SPI 模塊介紹。 圖 25 SPI 模塊內(nèi)部結(jié)構(gòu)圖 1)4 個(gè)外部引腳 SPISOMI:SPI 從輸出 /主輸入引腳； 第 11 頁 SPISIMO:SPI 從輸入 /主輸出引腳 SPISTE:SPI 從傳送使能引腳； SPICLK:SPI 串行時(shí)鐘引腳。 2)有兩種工作模式可以選擇 :主工作模式和從工作模式。 3)波特率 :具有 125 種可編程的波特率。能夠使用的最大波特率受到 I/O 緩沖器最大緩存速度的限制，這些緩沖器是使用在 SPI 引腳上的 I/O 緩沖器，而最高的波特率不能超過 LSPCLK/4。 4)依次發(fā)送的數(shù)據(jù)字的長度為 1~~16s 位，可以通過寄存器設(shè)定。 5)能選擇的 4 種脈沖時(shí)鐘配置方案 . 6)接收和發(fā)送可以同步操作，也就是說可以實(shí)現(xiàn)全雙工通信。當(dāng)然，發(fā)送功能可以通過 SPICTL，寄存器的 TALK 位禁止或者使能。 7)與 SCI 相同，發(fā)送和接收都能通過查詢或者中斷方式來實(shí)現(xiàn)。 8)具有 6 個(gè)控制寄存器、 3 個(gè)數(shù)據(jù)寄存器和 3 個(gè) FIFO 寄存器。值得注意的是， SPI 所有的控制寄存器都是 8 位，當(dāng)寄存器被訪問時(shí)，數(shù)據(jù)位于低 8 位，而高 8 位為 0，因此把數(shù)據(jù)寫人 SPI 這 6 個(gè)控制寄存器的高 8 位是無效的。但是，3 個(gè)數(shù)據(jù)寄存器 SPIRXBUF , SPITXBUF 和 SPIDAT 都是 16 位的。 3 個(gè) FIFO 寄存器也是 16 位。 SPI 的主從工作方式 圖 26 SPI 主從通信原理圖 圖示的是典型的 SPI 工作于主機(jī)模式，系統(tǒng)中 有兩個(gè)處理器，處理器 1 的SPI 工作于主機(jī)模式，而處理器 2 的 SPI 工作于從機(jī)模式。 SPI 工作控制寄存器SPICTL 的 MASTER/SLAVE 位決定了 SPI 工作于何種模式，當(dāng) 第 12 頁 MASTER/SLAVE=1 時(shí)， SPI 工作于主機(jī)模式，而當(dāng) MASTER/SLAVE=0 時(shí)， SPI工作于從機(jī)模式。從圖中也可以看到，時(shí)鐘信號(hào) SPICLK 是由主機(jī)提供給從機(jī)的，主機(jī)和從機(jī)在 SPICLK 的協(xié)調(diào)下同步進(jìn)行數(shù)據(jù)的發(fā)送或者接收，數(shù)據(jù)在時(shí)鐘脈沖信號(hào)的上升沿或者下降沿進(jìn)行發(fā)送或者讀取。當(dāng)然，主機(jī)和從機(jī)之間進(jìn)行通信的前提是從機(jī)片選信號(hào) SPISTE 為低電平，將 SPI 從機(jī)選中，也就是將處理器 2 選中。主機(jī)和從機(jī)之間可以同時(shí)實(shí)現(xiàn)數(shù)據(jù)的發(fā) 送和接收，也就是說可以工作于全雙工模式。 本定時(shí)器系統(tǒng)使用的是主控制器模式，在主控制器模式下， SPI 通過 SPICLK引腳為整個(gè)串行通信網(wǎng)絡(luò)提供串行時(shí)鐘。數(shù)據(jù)是從 SPISIMO 引腳輸出，并將鎖存 SPISOMI 引腳輸入的數(shù)據(jù)。 SPIBRR（波特率寄存器）可以配置 126 種不同的位傳輸率，該寄存器決定了整個(gè)串行通信網(wǎng)絡(luò)發(fā)送和接受數(shù)據(jù)的位傳輸率。寫入 SPIDAT（串行數(shù)據(jù)寄存器）或 SPITXBUF（串行輸出緩沖寄存器）的書籍啟動(dòng) SPISOMI 引腳的數(shù)據(jù)發(fā)送，數(shù)據(jù)的最高位（ MSB）最先發(fā)送。與此同時(shí)，接受的數(shù)據(jù)通過 SPISOMI 引腳移入 SPIDAT 的最低有效位（ LSB）。當(dāng)設(shè)定的位發(fā)送完畢后。已接受的數(shù)據(jù)移入 SPIRXBUF 供 CPU 讀取。數(shù)據(jù)以右對(duì)齊的方式存儲(chǔ)于 SPIRXBUF 寄存器中 。 波特率的設(shè)置 SPI 通過對(duì)寄存器 SPIIBRR 的配置，可以實(shí)現(xiàn) 125 種不同的波特率，計(jì)算公式如下 : 當(dāng) SPIBRR = 0、 2 時(shí) : SPIBaudRate=LSPCLK/4 (21) 當(dāng) SPIBRR = 3127 時(shí) : SPIBaudRate=LSPCLK/(SPIBRR+1) (22) 式 (21)和式 (22)中的 LSPCLK 為 DSP 的低速外設(shè)時(shí)鐘頻率。從上面的波特率計(jì)算公式可以看出， SPI 模塊最大的波特率為 LSPCLK/4。從式 (22)可以看出，當(dāng)SPIBRR 為奇數(shù)時(shí)， (SPIBRR+1)為偶數(shù)， SPICLK 信號(hào)高電平與低電平在一個(gè)周期內(nèi)保持對(duì)稱 ； 當(dāng) SPIBRR 為偶數(shù)時(shí)， (SPIBRR+1)為奇數(shù)， SPICLK 信號(hào)高電平和低電平在一個(gè)周期內(nèi)不對(duì)稱 [7]。當(dāng)時(shí)鐘 極性位被清零時(shí)， SPILCK 的低電平比高電平多一個(gè)系統(tǒng)時(shí)鐘周期 。當(dāng)時(shí)鐘極性被置位時(shí)， SPICLK 的高電平比低電平多一個(gè)系統(tǒng)時(shí)鐘周期。 74HC164 74HC164 是 8 位串入、并出移位寄存器，主要用于數(shù)字電路和 LED 顯示控制電路應(yīng)用。 第 13 頁 74HC164 串行輸入數(shù)據(jù)，然后并行輸出。數(shù)據(jù)通過兩個(gè)輸入端（ DSA 或 DSB）之一串行輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數(shù)據(jù)輸入。兩個(gè)輸入端或者連接在一起，或者把不用的輸入端接高電平，一定不要懸空 ，所以在本系統(tǒng)中，本設(shè)計(jì) 將兩個(gè)輸入端 A 和 B 連接在一起都接在 SPI的輸出口上 。時(shí)鐘 (CP) 每次由低變高時(shí)，數(shù)據(jù)右移一位，輸入到 Q0， Q0 是兩個(gè)數(shù)據(jù)輸入端（ DSA 和 DSB）的邏輯與，它將上升時(shí)鐘沿之前保持一個(gè)建立時(shí)間的長度。主復(fù)位 (MR) 輸入端上的一個(gè)低電平將使其它所有輸入端都無效，同時(shí)非同步地清除寄存器，強(qiáng)制所有的輸出為低電平。 圖 27 74HC164 引腳圖 表 21 74HC164 引腳說明 符號(hào) 管腳名稱 管腳號(hào) 描述 A,B 數(shù)據(jù)輸入 1,2 該管腳為與門輸入 QA~QH 數(shù)據(jù)輸出 3,4,5,6,10,11,12,13 并行輸出口 CLK 時(shí)鐘輸入 8 在上升沿讀取串行數(shù)據(jù) CLR 復(fù)位 9 端口輸入為低時(shí)，所有輸入無效，所有輸出清零，端口為高時(shí)，輸出數(shù)據(jù) VDD 邏輯電源 15 電源 GND 邏輯地 7 系統(tǒng)地 數(shù)碼管 數(shù)碼管是一種半導(dǎo)體發(fā)光器件，其基本單元是發(fā)光二極管，是 常用的一種顯示輸出 元件。 按能顯示多少個(gè) “ 8” 可分為 1 位、 2 位、 4 位等等數(shù)碼管；按 第 14 頁 發(fā)光二極管單元連接方式分為共陽極數(shù)碼管和共陰極數(shù)碼管。共陽數(shù)碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極 (COM)的數(shù)碼管 ，其 在應(yīng)用時(shí)應(yīng)將公共極 COM 接到 +5V，當(dāng)某一字段發(fā)光二極管 的陰極為低電平時(shí)，相應(yīng)字段就點(diǎn)亮；當(dāng)某一字段的陰極為高電平時(shí)，相應(yīng)字段就不亮。 共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極 (COM)的數(shù)碼管，其 在應(yīng)用時(shí)應(yīng)將公共極 COM 接到地線 GND 上，當(dāng)某一字段發(fā)光二極管的陽極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮； 當(dāng)某一字段的陽極為低電平時(shí)，相應(yīng)字段就不亮。