【文章內容簡介】 時還要將中斷線信息寫入該寄存器 。PCI總線中斷是可以共享的這一方面解決了中斷資源緊張的問題，但另一方面也會給PCI中斷的實現(xiàn)帶來麻煩。 PCI總線的操作PCI總線的數(shù)據(jù)傳輸采用突發(fā)（Burst）方式，每次傳輸由一個地址周期和一個或多個數(shù)據(jù)周期組成。PCI總線的讀操作和寫操作時序分別如圖24和圖24 所示。圖23 PCI總線讀操作時序圖24 PCI總線寫操作時序時序圖中橢圓部分表示一個周轉周期（Turnaround Cycle），即某信號線由一個設備驅動轉到另一個設備驅動之間的過渡期，這樣可以避免2個設備同時驅動一條信號線所造成的競爭[4]。PCI總線的信號大多由時鐘CLK的前沿取樣而起作用，每次總線交換都從幀信號FRAME開始。在讀操作時序中,FRAME有效后的第一個時鐘上升沿為地址周期,C/BE[3::0]上出現(xiàn)的是讀命令。當主控設備準備好接收數(shù)據(jù)時，置TRDY有 效；當目標設備準備好數(shù)據(jù)時，置TRDY有效。數(shù)據(jù)傳輸發(fā)生在IRDY和TRDY均有效時的時鐘上升沿處，IRDY或TRDY任一個無效都將使總線自動插人1個等待周期。數(shù)據(jù)傳輸過程中，主控設備和目標設備都可以請求終止當前總線操作，通常情況下，主控設備通過置FRAME為高，IRDY為低來指示最后一個數(shù)據(jù)傳輸。目標設備則通過置STOP有效來請求終止，然后由主控設備最終終止操作。在圖24所示的寫操作時序中，由于AD[31::0]一直由主控設備驅動，所以不需要周轉周期。寫操作其間的數(shù)據(jù)傳輸類似于讀操作。 PCI接口設計方案 采用CPLD或FPGA自行設計一般來說，CPLD結構比較適合于實現(xiàn)PCI總線接口設計，該方法可根據(jù)系統(tǒng)需要有選擇的實現(xiàn)PCI的相應功能，設計靈活，有利于系統(tǒng)優(yōu)化，而且具有較高的性能價格比，節(jié)省板卡面積，但缺點是要求設計者對PCI總線協(xié)議必須有較深入的理解實現(xiàn)難度大。采用CPLD或FPGA等可編程邏輯器件實現(xiàn)PCI接口最大的優(yōu)點在于其靈活的可編程性，不受插卡功能的限制，如Altera公司的FLEX8000（CPLD），Xilinx公司的XC3100A（FPGA）等。首先對于一個典型的PCI設計，并非要實現(xiàn)PCI規(guī)范中的所有功能，而是這些功能的一個子集，可編程邏輯器件可以依據(jù)插卡功能進行最優(yōu)化，只實現(xiàn)必要的PCI接口功能，這樣可以節(jié)約系統(tǒng)的邏輯資源。其次可以將PCI插卡上的其他用戶邏輯與PCI接口邏輯集成在一個芯片上面實現(xiàn)緊湊的系統(tǒng)優(yōu)化設計，再者當系統(tǒng)升級時，只需要對可編程器件進行邏輯設計，而無需更新PCB版圖。目前幾乎所有的可編程器件生產(chǎn)廠商都提供經(jīng)過嚴格測試的PCI接口功能模塊，由用戶進行簡單的組合設計即可，如Xilinx公司的Logicore,Altera公司的AMPP（Altera Megafunction Partners Program）等。采用可編程邏輯器件設計PCI接口具有靈活的特點，但在實際中有一些限制。實現(xiàn)PCI規(guī)定功能要完成邏輯校驗、地址譯碼、實現(xiàn)配置所需的各類寄存器等PCI的基本要求，大致需要10000個門電路；可編程器件生產(chǎn)廠商提供的經(jīng)過嚴格測試的PCI接口功能模塊價格昂貴。用戶必須自己進行設計，設計難度大，調試困難。在小規(guī)模的應用中，就限制了可編程邏輯器件來實現(xiàn)PCI接口的應用。 采用專用接口新芯片在PCI總線配置卡的設計中，采用專用PCI接口芯片來實現(xiàn)PCI接口，卡發(fā)人員只需要考慮用它來實現(xiàn)自己要求的功能，而不需要考慮PCI芯片的內部構造，這樣就是設計者可以把主要精力放在對整個系統(tǒng)的設計上，以實現(xiàn)完整的PCI主控模塊和目標模塊接口功能，將復雜的PCI總線接口轉換為相對簡單的接口。但是，這種芯片必須具有較低的成本和通用性。目前只要少數(shù)廠家提供這類專用芯片。如AMCC（Applied Micro Circuits Corporation）公司的S5920（TARGET接口）、S5933（MASTER接口）和PLX公司的PCI905PCi9054等，放置于系統(tǒng)或插卡與PCI總線之間，將復雜的PCI總線接口關系轉化為簡單的8/16/32位附加總線接口關系，用于提供數(shù)據(jù)和控制信號的接口電路。附加總線接口關系與ISA總線接口關系相似，使得原ISA板卡的設計者可以很容易地針對附加總線接口關系進行PCI總線接口設計。如果設計者不想使用現(xiàn)有的PCI總線接口芯片以節(jié)約板卡面積，同時也不想對PCI總線進行深入的理解，還可采用IP核來實現(xiàn)PCI接口，使得設計更有效、更快，尤其是便利于調試，靈活性好。IP核（Intellectual Property core）是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產(chǎn)集成電路芯片。 PCI IP核有軟核、硬核之分。FPGA+PCI hard IP方式與專用PCI接口芯片相似，將PCI接口邏輯固化在FPGA里，設計者只需要根據(jù)要求設計PCI用戶邏輯接口，并能通過頂層仿真驗證PCI接口以及用戶設備邏輯設計的正確與否。而FPGA+PCI soft IP方式可以根據(jù)實際要求配置PCI軟核，然后設計者再將PCI軟核與PCI用戶邏輯集成在一片F(xiàn)PGA中，并可以在頂層通過仿真及下板編程驗證PCI接口以及用戶邏輯設計的正確與否。因此，這種方式的特點是具有功能強、速度高、可靠性好、占用板卡面積少、硬件成本最低，但卡發(fā)系統(tǒng)比較昂貴。 接口方案選擇由以上幾種接口方案比較可知，用可編程邏輯器件可以較為靈活地實現(xiàn)所需功能。但是為了達到PCI規(guī)范的嚴格要求，需要作大量的邏輯驗證、時序分析和程序調試。而采用可編程邏輯器件廠商提供的功能模塊或IP核設計價格比較昂貴。采用PCI接口芯片可以比較容易地實現(xiàn)PCI接口，無路從技術或者成本都是比較理想的選擇。PCI9052具有強大的功能和簡單的用戶接口，為PCI總線接口的開發(fā)提供了一種簡單的解決方案，設計者只需設計局部總線接口控制電路，即可實現(xiàn)與PCI總線的高速數(shù)據(jù)傳輸[9]。 PCI9052接口芯片 PCI9052接口芯片的功能特性PCI9052是PLX公司開發(fā)的低價位PCI總線目標接口電路,功耗低,采用PQFP型160引腳封裝,它的局部總線(LOCAL BUS)可以通過編程設置為8/16/32位的(非)復用總線，數(shù)據(jù)傳送率可達到132Mb/s,提供了ISA接口，可以使ISA適配器迅速、低成本地轉換到PCI總線上。主要功能與特性如下所述： 1）異步操作PCI9052的Local Bus與PCI總線的時鐘相互獨立運行,兩總線的異步運行便于高、低速設備的兼容。Local Bus的運行時鐘頻率范圍為0MHz～40MHz,TTL電平，PCI的運行時鐘頻率范圍為0MHz～33MHz。2）支持突發(fā)操作PCI9052提供一個64字節(jié)的寫FIFO和一個32字節(jié)的讀FIFO,從而支持預取模式即突發(fā)操作。3）中斷產(chǎn)生器可以由Local Bus的二個中斷信號LINTi1和LINTi2產(chǎn)生一個PCI中斷信號INTA＃。4）串行EEPROM接口用于存放PCI總線和Local總線的配置信息。5）5個局域總線地址空間和4個片選基址和地址范圍可以由串行EEPROM或主控設備進行編程。6）總線驅動所有地址、數(shù)據(jù)和控制信號都有PCI9052直接驅動，不用額外的驅動電路。7）Local bus等待狀態(tài)除了等待信號LRDYI＃用于握手之外,PCI9052還有一個內部等待產(chǎn)生器(包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待)。8）PCI鎖定機制主控設備可以通過鎖定信號占有對PCI9052的唯一訪問權。9）ISA總線模式PCI9052提供一個ISA邏輯接口，用戶可直接使PCI總線和ISA總線相連,可以非常容易地將ISA設計轉換到PCI。PCI9052的接口示意圖如圖25所示。圖25 PCI9052的接口示意圖 PCI9052的芯片操作1）初始化和復位在上電過程中，PCI9052的內部寄存器有PC總線的RS信號復位，并給以響應信號 RETRY,在 LOCAL BUS上輸出LRESET 信號，還要檢查串行EEPROM否存在,如果安裝EEPROM并且它的前16位不為FFFFH，則PCI9052用EEROM中的值來配置片內的寄存器，否則使用缺省值。PCI總線上主控設備還可通過軟件的途徑(在NCTRL寄存器中設置相的位)對 PCI9052 復位,并給出 LRESET 信號。采用這種復位后，主設備只能訪問PCI9052的配置寄存器，而不能訪問LOCBUS，直到由主設備將軟件復位的位清除為止。2）片內寄存器訪問為了接口設計的最大靈活性，PCI9052提供了兩種類型的片內寄存器，它們分別是PCI配置寄存器和局部配置寄存器，二者都可以PCI總線和串行EEPROM訪問，也可以通過設置寄存器 CNTRL~CNTRL禁止對串行EEPROM的訪問。3） 直接數(shù)據(jù)傳輸模式PCI9052支持PCI主設備直接訪問LOCAL BUS的設備，數(shù)據(jù)的傳輸方式分為內存映射的突發(fā)傳輸和I/O映射的單次傳輸,并由PCI基地址寄存器設置其在 PCI內存和I/O空間的合適位置，局部映射寄存器還允許PCI地址空間轉換到局部地址空間。4） PCI 中斷的產(chǎn)生PCI 規(guī)范定義了四個中斷信號，以INTA為例,要產(chǎn)生PCI中斷INTA，首先要將寄存器INTCST的第6位(PCI中斷使能位)設置為1；如果需要以軟件方式產(chǎn)生中斷，則只需將INTCST的第7位(軟件中斷位)設置為1即可。第三章 數(shù)據(jù)采集卡硬件電路設計 數(shù)據(jù)采集卡硬件電路結構PCI數(shù)據(jù)采集卡是一個復雜的系統(tǒng)，它插入計算機的PCI插槽，工作是靠計算機PCI插槽供電，將采集到的信號轉換成計算機能夠識別的信號，依靠符合PCI協(xié)議的通信格式，將數(shù)據(jù)送入計算機主板，并在操作系統(tǒng)的驅動程序的配合下，將數(shù)據(jù)發(fā)送個虛擬示波器或邏輯儀進行顯示。本設計采用FPGA進行邏輯控制，這樣有利于減少數(shù)據(jù)采集卡上的芯片數(shù)量，同時增強系統(tǒng)的可靠性。實現(xiàn)數(shù)據(jù)采集功能的硬件電路包括前端模數(shù)轉換電路、FPGA控制電路和PCI總線接口電路三部分，如圖31所示。實際上，圖中的結構可分為兩部分組成，即數(shù)據(jù)通道子系統(tǒng)和控制子系統(tǒng)。除了數(shù)據(jù)采集功能部分還有電源模塊。圖31 系統(tǒng)設計框圖硬件設計繪圖使用Altium Designer 10計算機輔助電路繪圖軟件完成，Altium Designer 10最為Altium公司最新版本的產(chǎn)品，繼承了Protel DXP 2004功能全面，繪制查圖方便的優(yōu)點，添加了三維PCB設計功能和FPGA系統(tǒng)設計方面的新功能，界面更加簡潔和人性化，為電子產(chǎn)品開發(fā)提供了一套完整的解決方案。 電源供電電路電源模塊的外部供電由PCI插槽提供5V電源，電源模塊的主要作用是將PCI插槽提供的5V電源進行濾波，去除高低頻波。電源模塊使用NR5D5/100A電源模塊，單路5V直流輸入，輸出一路177。5V直流電壓。該部分使用了AX1117MADJ低壓差正電壓穩(wěn)壓器和RC117M33低壓先行穩(wěn)壓器。為了使數(shù)據(jù)采集卡上的各個芯片都能對噪聲有良好的抑制，還需要進行退耦設計，以消除供電電路中電流沖動對正常工作的影響。退耦電路采用旁路電容接地或大電容與小電容并聯(lián)的方法。，因為這些地方的信號主要是高頻信號，使用小電容即可。，這樣就可以很好的屏蔽高頻和低頻信號。另外，濾波電容離芯片的位置越近越好。 FPGA控制電路FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA采用了邏輯單元陣列的概念，內部包括可配置邏輯模塊和、輸入輸出模塊和內部連線三個部分，有豐富的觸發(fā)器和I/O引腳。本設計中使用Altera公司的Cyclone系列FPGA，芯片型號為EP1C3T144。Altera ，Cyclone系列側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求。EP1C3T144共有2910個邏輯單元，59904位RAM，一個PLL和104個用戶I/O。I/O輸出可以根據(jù)需要調整驅動能力，并具有壓擺率控制、三態(tài)緩沖、總線保持等功能；調整器件的I/O管腳分為四個區(qū)，每個區(qū)可以獨立采用不同的輸入電壓，并可以提供不同電壓等級的I/O輸出。圖32 EP1C3T144部分引腳圖BANK 1與PCI9052芯片相連，進行數(shù)據(jù)傳輸交換，為PCI通信服務；BANK 2與模數(shù)轉換電路相連，接受模數(shù)轉換的結果信號并對多路開關和模數(shù)轉換電路實現(xiàn)邏輯控制；BANK 3和BANK 4與其他芯片相連完成數(shù)字輸入/輸出功能和四路模擬輸出功能。該芯片上的CLK信號由PCI總線控制器提供時鐘，依靠信號脈沖的過沖現(xiàn)象可以拉高到5V。按照這個要求，該信號不能接任何電平轉換器。FPGA是由存放在片內RAM中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內的RAM進行編程，用戶可以根據(jù)不同的配置模式采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內編程RAM中，配置完成后，F(xiàn)PGA進入工作狀態(tài)。掉電后，F(xiàn)PGA恢復成白片，內部邏輯關系小時。因此，F(xiàn)PGA能夠反復使用。FPGA的編程無需專用的FPGA編程器，只需通用的EPROM、PROM編程器即可。 前端采樣電路和模數(shù)轉換電路 多路開關電路數(shù)據(jù)采集卡的信號輸入端采用37芯D 型插頭與外部信號源及設備連接，用戶可以根據(jù)需要選擇單端或雙端輸入方式，輸入方式通過跨接器選擇實現(xiàn)。單端輸入方式中各路輸入信號共用一個參考電位，即各路輸入信號共地，這是最常用的接線方式。使用單端輸入方式時，地線比較穩(wěn)定，抗干擾能力較強。雙端輸入方式中各路輸入信號各自使用自己的參考電位，即各路輸入信號不共地。如果輸入信號來自不同的信號源，而這些信號源的參考電位(地線)略有差異，可考慮使用這種接線方