【正文】 VEE電源范圍內(nèi)具有極低的靜態(tài)功耗，與控制信號(hào)的邏輯狀態(tài)無(wú)關(guān)?！?0V的數(shù)字信號(hào)可控制峰值至20V的模擬信號(hào)。串行數(shù)據(jù)的輸入方式通過四片CD4051芯片實(shí)現(xiàn)。通常在數(shù)據(jù)采集系統(tǒng)中，需要采集的模擬量一般比較多，且它們的變化是緩慢的，為了節(jié)省資源，可以使用多路開關(guān)，使多個(gè)模擬量公用一個(gè)A/D轉(zhuǎn)換器進(jìn)行分時(shí)采集和轉(zhuǎn)換[10]。使用雙端輸入方式時(shí)，輸入信號(hào)易受干擾，而且所有接入的信號(hào)，不論是高電位還是低電位，其電平相對(duì)于模擬地電位應(yīng)不超過 +12V 及 5V, 以避免電壓過高造成器件損壞。雙端輸入方式中各路輸入信號(hào)各自使用自己的參考電位，即各路輸入信號(hào)不共地。單端輸入方式中各路輸入信號(hào)共用一個(gè)參考電位，即各路輸入信號(hào)共地，這是最常用的接線方式。FPGA的編程無(wú)需專用的FPGA編程器，只需通用的EPROM、PROM編程器即可。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系小時(shí)。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程，用戶可以根據(jù)不同的配置模式采用不同的編程方式。該芯片上的CLK信號(hào)由PCI總線控制器提供時(shí)鐘，依靠信號(hào)脈沖的過沖現(xiàn)象可以拉高到5V。I/O輸出可以根據(jù)需要調(diào)整驅(qū)動(dòng)能力，并具有壓擺率控制、三態(tài)緩沖、總線保持等功能；調(diào)整器件的I/O管腳分為四個(gè)區(qū)，每個(gè)區(qū)可以獨(dú)立采用不同的輸入電壓，并可以提供不同電壓等級(jí)的I/O輸出。Altera ，Cyclone系列側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求。FPGA采用了邏輯單元陣列的概念，內(nèi)部包括可配置邏輯模塊和、輸入輸出模塊和內(nèi)部連線三個(gè)部分，有豐富的觸發(fā)器和I/O引腳。 FPGA控制電路FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。這樣就可以很好的屏蔽高頻和低頻信號(hào)。退耦電路采用旁路電容接地或大電容與小電容并聯(lián)的方法。該部分使用了AX1117MADJ低壓差正電壓穩(wěn)壓器和RC117M33低壓先行穩(wěn)壓器。5V直流電壓。 電源供電電路電源模塊的外部供電由PCI插槽提供5V電源，電源模塊的主要作用是將PCI插槽提供的5V電源進(jìn)行濾波，去除高低頻波。除了數(shù)據(jù)采集功能部分還有電源模塊。實(shí)現(xiàn)數(shù)據(jù)采集功能的硬件電路包括前端模數(shù)轉(zhuǎn)換電路、FPGA控制電路和PCI總線接口電路三部分，如圖31所示。第三章 數(shù)據(jù)采集卡硬件電路設(shè)計(jì) 數(shù)據(jù)采集卡硬件電路結(jié)構(gòu)PCI數(shù)據(jù)采集卡是一個(gè)復(fù)雜的系統(tǒng)，它插入計(jì)算機(jī)的PCI插槽，工作是靠計(jì)算機(jī)PCI插槽供電，將采集到的信號(hào)轉(zhuǎn)換成計(jì)算機(jī)能夠識(shí)別的信號(hào)，依靠符合PCI協(xié)議的通信格式，將數(shù)據(jù)送入計(jì)算機(jī)主板，并在操作系統(tǒng)的驅(qū)動(dòng)程序的配合下，將數(shù)據(jù)發(fā)送個(gè)虛擬示波器或邏輯儀進(jìn)行顯示。3） 直接數(shù)據(jù)傳輸模式PCI9052支持PCI主設(shè)備直接訪問LOCAL BUS的設(shè)備，數(shù)據(jù)的傳輸方式分為內(nèi)存映射的突發(fā)傳輸和I/O映射的單次傳輸,并由PCI基地址寄存器設(shè)置其在 PCI內(nèi)存和I/O空間的合適位置，局部映射寄存器還允許PCI地址空間轉(zhuǎn)換到局部地址空間。采用這種復(fù)位后，主設(shè)備只能訪問PCI9052的配置寄存器，而不能訪問LOCBUS，直到由主設(shè)備將軟件復(fù)位的位清除為止。圖25 PCI9052的接口示意圖 PCI9052的芯片操作1）初始化和復(fù)位在上電過程中，PCI9052的內(nèi)部寄存器有PC總線的RS信號(hào)復(fù)位，并給以響應(yīng)信號(hào) RETRY,在 LOCAL BUS上輸出LRESET 信號(hào)，還要檢查串行EEPROM否存在,如果安裝EEPROM并且它的前16位不為FFFFH，則PCI9052用EEROM中的值來(lái)配置片內(nèi)的寄存器，否則使用缺省值。9）ISA總線模式PCI9052提供一個(gè)ISA邏輯接口，用戶可直接使PCI總線和ISA總線相連,可以非常容易地將ISA設(shè)計(jì)轉(zhuǎn)換到PCI。8）PCI鎖定機(jī)制主控設(shè)備可以通過鎖定信號(hào)占有對(duì)PCI9052的唯一訪問權(quán)。6）總線驅(qū)動(dòng)所有地址、數(shù)據(jù)和控制信號(hào)都有PCI9052直接驅(qū)動(dòng)，不用額外的驅(qū)動(dòng)電路。4）串行EEPROM接口用于存放PCI總線和Local總線的配置信息。2）支持突發(fā)操作PCI9052提供一個(gè)64字節(jié)的寫FIFO和一個(gè)32字節(jié)的讀FIFO,從而支持預(yù)取模式即突發(fā)操作。 1）異步操作PCI9052的Local Bus與PCI總線的時(shí)鐘相互獨(dú)立運(yùn)行,兩總線的異步運(yùn)行便于高、低速設(shè)備的兼容。PCI9052是PLX公司開發(fā)的低價(jià)位PCI總線目標(biāo)接口電路,功耗低,采用PQFP型160引腳封裝,它的局部總線(LOCAL BUS)可以通過編程設(shè)置為8/16/32位的(非)復(fù)用總線，數(shù)據(jù)傳送率可達(dá)到132Mb/s,提供了ISA接口，可以使ISA適配器迅速、低成本地轉(zhuǎn)換到PCI總線上。 PCI9052接口芯片 PCI9052接口芯片的功能特性采用PCI接口芯片可以比較容易地實(shí)現(xiàn)PCI接口，無(wú)路從技術(shù)或者成本都是比較理想的選擇。但是為了達(dá)到PCI規(guī)范的嚴(yán)格要求，需要作大量的邏輯驗(yàn)證、時(shí)序分析和程序調(diào)試。因此，這種方式的特點(diǎn)是具有功能強(qiáng)、速度高、可靠性好、占用板卡面積少、硬件成本最低，但卡發(fā)系統(tǒng)比較昂貴。FPGA+PCI hard IP方式與專用PCI接口芯片相似，將PCI接口邏輯固化在FPGA里，設(shè)計(jì)者只需要根據(jù)要求設(shè)計(jì)PCI用戶邏輯接口，并能通過頂層仿真驗(yàn)證PCI接口以及用戶設(shè)備邏輯設(shè)計(jì)的正確與否。IP核（Intellectual Property core）是一段具有特定電路功能的硬件描述語(yǔ)言程序，該程序與集成電路工藝無(wú)關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。附加總線接口關(guān)系與ISA總線接口關(guān)系相似，使得原ISA板卡的設(shè)計(jì)者可以很容易地針對(duì)附加總線接口關(guān)系進(jìn)行PCI總線接口設(shè)計(jì)。目前只要少數(shù)廠家提供這類專用芯片。 采用專用接口新芯片在PCI總線配置卡的設(shè)計(jì)中，采用專用PCI接口芯片來(lái)實(shí)現(xiàn)PCI接口，卡發(fā)人員只需要考慮用它來(lái)實(shí)現(xiàn)自己要求的功能，而不需要考慮PCI芯片的內(nèi)部構(gòu)造，這樣就是設(shè)計(jì)者可以把主要精力放在對(duì)整個(gè)系統(tǒng)的設(shè)計(jì)上，以實(shí)現(xiàn)完整的PCI主控模塊和目標(biāo)模塊接口功能，將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對(duì)簡(jiǎn)單的接口。用戶必須自己進(jìn)行設(shè)計(jì)，設(shè)計(jì)難度大，調(diào)試?yán)щy。采用可編程邏輯器件設(shè)計(jì)PCI接口具有靈活的特點(diǎn)，但在實(shí)際中有一些限制。其次可以將PCI插卡上的其他用戶邏輯與PCI接口邏輯集成在一個(gè)芯片上面實(shí)現(xiàn)緊湊的系統(tǒng)優(yōu)化設(shè)計(jì)，再者當(dāng)系統(tǒng)升級(jí)時(shí)，只需要對(duì)可編程器件進(jìn)行邏輯設(shè)計(jì)，而無(wú)需更新PCB版圖。采用CPLD或FPGA等可編程邏輯器件實(shí)現(xiàn)PCI接口最大的優(yōu)點(diǎn)在于其靈活的可編程性，不受插卡功能的限制，如Altera公司的FLEX8000（CPLD），Xilinx公司的XC3100A（FPGA）等。寫操作其間的數(shù)據(jù)傳輸類似于讀操作。目標(biāo)設(shè)備則通過置STOP有效來(lái)請(qǐng)求終止，然后由主控設(shè)備最終終止操作。數(shù)據(jù)傳輸發(fā)生在IRDY和TRDY均有效時(shí)的時(shí)鐘上升沿處，IRDY或TRDY任一個(gè)無(wú)效都將使總線自動(dòng)插人1個(gè)等待周期。在讀操作時(shí)序中,FRAME有效后的第一個(gè)時(shí)鐘上升沿為地址周期,C/BE[3::0]上出現(xiàn)的是讀命令。圖23 PCI總線讀操作時(shí)序圖24 PCI總線寫操作時(shí)序時(shí)序圖中橢圓部分表示一個(gè)周轉(zhuǎn)周期（Turnaround Cycle），即某信號(hào)線由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)到另一個(gè)設(shè)備驅(qū)動(dòng)之間的過渡期，這樣可以避免2個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一條信號(hào)線所造成的競(jìng)爭(zhēng)[4]。 PCI總線的操作PCI總線的數(shù)據(jù)傳輸采用突發(fā)（Burst）方式，每次傳輸由一個(gè)地址周期和一個(gè)或多個(gè)數(shù)據(jù)周期組成。 POST例程 (加電自檢測(cè)程序) 在進(jìn)行系統(tǒng)初始化和配置時(shí)還要將中斷線信息寫入該寄存器 。PCI總 線 上 有4條中斷請(qǐng)求信號(hào)線 INTA、INTB、INTC、INTD，中斷引腳寄存器的值01H～04H分別對(duì)應(yīng)4條中斷線，單功能PCI設(shè)備只能使用INTA。另外，若要實(shí)現(xiàn)中斷，還必須設(shè)置中斷引腳(Interrupt Pin)寄存器和中斷線(Interrupt Line)寄存器。另外，首部區(qū)中還有兩種必須實(shí)現(xiàn)的寄存器：其中命令寄存器用于存放PCI命令，而設(shè)備狀態(tài)寄存器則用于記錄PCI的狀態(tài)信息。PCI總線信號(hào)如圖22所示圖22 PCI總線信號(hào) PCI總線的配置空間所有的PCI設(shè)備都必須實(shí)現(xiàn)配置空間，該空間分為首部區(qū)和設(shè)備有關(guān)區(qū)。可選的信號(hào)為51條，主要用于64位擴(kuò)展、中斷請(qǐng)求和高速緩存支持等。PCI信號(hào)可分為必備和可選兩大類。其中主模式下的PCI設(shè)備具有總線控制權(quán)，可以實(shí)現(xiàn)DMA傳輸；而被主設(shè)備控制進(jìn)行通信的稱為從模式 (TARGET)。PCI系統(tǒng)由橋接器將處理器、存儲(chǔ)器、PCI和擴(kuò)展系統(tǒng)聯(lián)系在一起。PCI/ISA橋也稱為南橋（South Bridge，即標(biāo)準(zhǔn)總線橋路），連接基本PCI總線到ISA或EISA總線，其中包括中斷控制器、IDE控制器、USB主控制器和DMA控制器，它可將PCI總線轉(zhuǎn)換為標(biāo)準(zhǔn)總線，如ISA, EISA等，以便在標(biāo)準(zhǔn)總線上掛接低速設(shè)備如打印機(jī)、MODEM、傳真機(jī)、掃描儀等。圖21展示了PCI、擴(kuò)展系統(tǒng)、CPU及存儲(chǔ)器之間的連接關(guān)系。同時(shí)板卡上的元器件有所減少，可靠性更高?，F(xiàn)在，國(guó)內(nèi)研制PCI數(shù)據(jù)采集卡比較著名的公司有研華公司和中泰公司等，每個(gè)公司都有上十款不同規(guī)格的PCI數(shù)據(jù)采集卡出售。目前，市面上又多款PCI采集卡出售，已經(jīng)商品化的PCI數(shù)據(jù)采集卡大多是第二代產(chǎn)品。該類卡將PCI接口邏輯與數(shù)據(jù)采集管理邏輯都做到同一片大容量FPGA中，這樣可以降低生產(chǎn)成本，同時(shí)出現(xiàn)故障的可能也在降低。第二代PCI數(shù)據(jù)采集卡采用PCI接口芯片+FPGA芯片+存儲(chǔ)芯片+數(shù)據(jù)采集芯片的模式，卡上資源比一代數(shù)據(jù)采集卡多，另外，在功能增強(qiáng)的情況下，沒有突破PCB制版面積的限制，生產(chǎn)成本比較低，故障率也有所降低。PCI總線的硬件曾進(jìn)行2000多小時(shí)的電子SPICE模擬試驗(yàn)驗(yàn)證[3]。9)低成本、高可靠性PCI總線插槽短而精致(總線物理引腳窄且間距小)；為總線標(biāo)準(zhǔn)提供支持的PCI芯片均為超大規(guī)模集成電路，體積小而可靠性更高；PCI總線采用地址／數(shù)據(jù)復(fù)用技術(shù)，減少了引腳需求。通過支持3．3 V的電源環(huán)境，PCI局部總線可應(yīng)用在便攜式計(jì)算機(jī)中。7)數(shù)據(jù)完整性PCI總線提供了數(shù)據(jù)和地址的奇偶校驗(yàn)功能，保證了數(shù)據(jù)的完整性和準(zhǔn)確性。即插即用的硬件基礎(chǔ)是每個(gè)PCI接口卡(PCI設(shè)備)中的256個(gè)字節(jié)的配置寄存器。 6)支持即插即用(Plug and Play)所謂即插即用，是指在新的接口卡插入PCI總線插槽時(shí)，系統(tǒng)能自動(dòng)識(shí)別并裝入相應(yīng)的設(shè)備驅(qū)動(dòng)程序，因而立即可以使用。而有了這種緩沖器的設(shè)計(jì)方式，用戶可隨意增添外圍設(shè)備，而不必?fù)?dān)心會(huì)導(dǎo)致系統(tǒng)性能的下降。5)獨(dú)立于處理器傳統(tǒng)的系統(tǒng)總線(如ISA總線)實(shí)際上是中央處理器信號(hào)的延伸或再驅(qū)動(dòng)，而PCI總線以一種獨(dú)特的中間緩沖器方式，獨(dú)立于處理器，并將中央處理器子系統(tǒng)與外圍設(shè)備分開。4)減少存取延遲PCI總線能夠大幅度減少外圍設(shè)備取得總線控制權(quán)所需的時(shí)間，以保證數(shù)據(jù)傳輸?shù)臅惩?。PCI總線在同一時(shí)刻只能供一對(duì)設(shè)備完成傳輸，這就要求有一個(gè)仲裁機(jī)構(gòu)(Arbiter)，來(lái)決定在誰(shuí)有權(quán)力拿到總線的主控權(quán)。在做數(shù)據(jù)傳輸時(shí)，由一個(gè)PCI設(shè)備做發(fā)起者(主控，Initiator或Master)，而另一個(gè)PCI設(shè)備做目標(biāo)(從設(shè)備，Target或Slave)。3)支持多主控器不同于ISA總線，PCI總線的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的。顯然，這減少了無(wú)謂的地址操作，加快了傳輸速度。而PCI支持突發(fā)數(shù)據(jù)傳輸周期，該周期在一個(gè)地址相位(phase)后可跟若干個(gè)數(shù)據(jù)相位。因此，若采用32位數(shù)據(jù)總線，數(shù)據(jù)傳送速率可達(dá)132 MB/s；而采用64位寬度，則最高傳輸速率可達(dá)264 MB/s。具體來(lái)說(shuō)，PCI總線具有以下特點(diǎn)：1)數(shù)據(jù)傳輸率高 PCI的數(shù)據(jù)總線寬度為32位，可擴(kuò)充到64位。 PCI總線的特點(diǎn)PCI總線不依附于某個(gè)具體處理器，是在CPU和原來(lái)的系統(tǒng)總線之間插入的一級(jí)總線，具體有一個(gè)橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送，支持多處理器和并發(fā)工作。PCI總線具有嚴(yán)格的規(guī)范，這就保證了良好的兼容性符合PCI規(guī)范的擴(kuò)展卡可以插入任何PCI系統(tǒng)工作。ISA卡的一個(gè)重要局限在于中斷是獨(dú)占的，而計(jì)算機(jī)的中斷號(hào)只有16個(gè)，系統(tǒng)又用掉了一些，這樣當(dāng)有多塊ISA卡要用中斷時(shí)就會(huì)有問題了。所謂即插即用，是指當(dāng)板卡插入系統(tǒng)時(shí)，系統(tǒng)會(huì)自動(dòng)對(duì)板卡所需資源進(jìn)行分配，如基地址、中斷號(hào)等，并自動(dòng)尋找相應(yīng)的驅(qū)動(dòng)程序。PCI總線作為一種先進(jìn)的高性能32/64位局部總線，非常適合于顯卡、網(wǎng)卡、多串口卡等高速外設(shè)，PCI總線取代了早先的ISA總線成為微機(jī)系統(tǒng)的主流總線。并在微機(jī)領(lǐng)域得到了廣泛的影響[6]。隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，總線技術(shù)也在不斷地發(fā)展和完善，而使計(jì)算機(jī)總線技術(shù)種類繁多，各具特色。并行通信速度快、實(shí)時(shí)性好，但由于占用的口線多，不適于小型化產(chǎn)品；而串行通信速率雖低，但在數(shù)據(jù)通信吞吐量不是很大的微處理電路中則顯得更加簡(jiǎn)易、方便、靈活。系統(tǒng)總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級(jí)的互連，如I2C總線、SPI總線、SCI總線等；而局部總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連，如ISA總線、VESA 總線、PCI總線等；擴(kuò)充總線則是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備，通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級(jí)的互連，如RS485總線、IEEE488總線、USB總線等。一般微機(jī)系統(tǒng)的總線如圖11。初期的總線實(shí)際上就是微處理器芯片總線的延伸,是微處理器與外部硬件接口的通路?？偩€是支持一種多于二個(gè)模塊（或子系統(tǒng)）間傳送信息的公共通路。為了簡(jiǎn)化硬件電路設(shè)計(jì)、簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，常用一組線路，配置以適當(dāng)?shù)慕涌陔娐?，與各部件和外圍設(shè)備連接，這組共用的連接線路被稱為總線。由于目前局域網(wǎng)技術(shù)的發(fā)展，一個(gè)工廠管理層局域網(wǎng)車間層的局域網(wǎng)和底層的設(shè)備網(wǎng)已經(jīng)可以有效地連接在一起