【文章內(nèi)容簡(jiǎn)介】 損耗來自于晶體管、負(fù)載網(wǎng)絡(luò)中的集總電路元件、高次諧波分量。 晶體管損耗D類功率放大器的損耗主要來自于有源器件。這其中主要由以下兩方面組成。(1)有限的關(guān)斷電阻和非零的導(dǎo)通電阻理論上講，在晶體管飽和的時(shí)候漏電流Id不隨著漏電壓Vds的增加而增加，但是在實(shí)際中，Id是隨著Vds變化而變化的，即等效成為一個(gè)電阻，將在該等效電阻上流過電流。這就是所謂的MOS晶體管溝道長度調(diào)制效應(yīng)。我們稱該電阻為關(guān)斷電阻Roff. 根據(jù), Roff 在理想的情況下為無窮大，可以等效為開路。但是由于存在溝道長度調(diào)制效應(yīng)，而且該效應(yīng)在短溝道晶體管會(huì)越加明顯，Roff 的值將急劇減小，從而有更多的功率消耗在上面。 非零導(dǎo)通電阻對(duì)功率放大器效率的影響可以表示為[13]： 其中ron 是開關(guān)的導(dǎo)通電阻，R是負(fù)載電阻。導(dǎo)通電阻的存在會(huì)降低放大器的效率。 負(fù)載網(wǎng)絡(luò)的損耗 集總負(fù)載網(wǎng)絡(luò)元件在實(shí)際中是含有寄生分量的，特別是低Q值的在片電感。使用高Q值的元件能有效的降低其中的損耗。 高次諧波損耗 實(shí)際應(yīng)用中的串聯(lián)諧振網(wǎng)絡(luò)的Q值通常在10以下。故不能提供足夠高的諧波抑制作用，特別是對(duì)二次諧波的抑制。這些諧波將損耗一部分功率。在輸出端并聯(lián)諧振在高次諧波的LC諧振電路可以降低該損耗。 CMOS功率放大器設(shè)計(jì)要點(diǎn) 利用CMOS工藝設(shè)計(jì)包括功率放大器的射頻收發(fā)機(jī)是有一定難度，主要是CMOS工藝固有的一些問題，具體有：1. 深亞微米CMOS工藝的低擊穿電壓 一般功率放大器中的晶體管漏極最大電壓能達(dá)到2倍的電源電壓，而對(duì)于E類功率放大器甚至達(dá)到3倍左右的電源電壓。而CMOS晶體管的擊穿電壓不高，故在設(shè)計(jì)功率放大器時(shí)，在滿足輸出功率的要求時(shí)，盡量讓晶體管工作在低電源電壓情況下。2. 高摻雜硅襯底與半絕緣襯底不同，CMOS工藝具有高摻雜的襯底，而這樣的高摻雜襯底在功率放大器會(huì)造成泄露問題，給集成在同一個(gè)芯片上其他電路模塊，例如VCO等帶來穩(wěn)定性的問題。3. 代工廠提供的晶體管模型常規(guī)的CMOS晶體管模型在射頻應(yīng)用中被證明了精度有限，需要做進(jìn)一步的改進(jìn)。因?yàn)橥ǔ４笮盘?hào)的CMOS射頻模型和襯底模型沒有被考慮，但對(duì)于工作在大電流和電壓情況下射頻功率放大器而言確實(shí)十分重要的。4. 阻抗匹配 通常功率放大器的負(fù)載阻抗很低，需要一個(gè)阻抗匹配網(wǎng)絡(luò)匹配到50歐姆的天線。而這樣的一個(gè)高阻抗變換率將造成在負(fù)載網(wǎng)絡(luò)中的功率損耗。硅襯底的集成無源元件具有很大的寄生分量，其Q值較低。而且工藝偏差也會(huì)導(dǎo)致匹配網(wǎng)絡(luò)不能很好的工作在預(yù)定的情況。通常輸出匹配網(wǎng)絡(luò)用片外的方式實(shí)現(xiàn)。5. 為了給負(fù)載提供足夠的功率，功率放大器通常具有很大的電流。而這樣的大電流有可能造成電遷移現(xiàn)象，而寄生元件也同時(shí)造成電路性能的下降。第 3 章 應(yīng)用于WSN的D類功率放大器設(shè)計(jì)在上一章，詳細(xì)介紹了D類功率放大器的設(shè)計(jì)原理。D類功率放大器的設(shè)計(jì)和所有的其他功率放大器設(shè)計(jì)方法一樣，也存在著線性度、功率增益、輸出功率、效率、頻率和電源電壓的折中。在射頻應(yīng)用中，任何元件的寄生分量還會(huì)消耗額外的功率，導(dǎo)致功率放大器性能和效率的惡化。在這一章，給出了一個(gè)應(yīng)用于WSN的D類功率放大器設(shè)計(jì)方法。 電路結(jié)構(gòu)設(shè)計(jì) 總體結(jié)構(gòu)設(shè)計(jì)應(yīng)用于WSN的功率放大器要求的輸出功率較?。ù笥?dBm），但是對(duì)效率的要求很高，故可以選擇了高效率的D類功率放大器進(jìn)行設(shè)計(jì)。由上變頻器產(chǎn)生的進(jìn)入到功率放大器的信號(hào)功率很小，所以需要一個(gè)增益放大級(jí)以放大信號(hào)，把一個(gè)小信號(hào)轉(zhuǎn)化成一個(gè)近似方波，使其能很好的導(dǎo)通和關(guān)斷D類功率放大器的開關(guān)晶體管。因此，多級(jí)的設(shè)計(jì)是必須的。總的說來，擁有越多的放大級(jí)數(shù)，就能獲得越強(qiáng)的驅(qū)動(dòng)能力，但是與此同時(shí)，每增加一級(jí)驅(qū)動(dòng)就相應(yīng)的增加了功耗并且降低了效率。在輸出功率很高的應(yīng)用場(chǎng)合下這并不是一個(gè)大問題，因?yàn)榻^大部分的功耗都來自于末級(jí)，前面驅(qū)動(dòng)級(jí)的功耗一般都是可以忽略的。但是對(duì)于WSN的應(yīng)用，由于系統(tǒng)本身輸出功率較小，故前面驅(qū)動(dòng)級(jí)的功耗是不得不加以仔細(xì)考慮的。綜上所述，本次設(shè)計(jì)采用兩級(jí)的功率放大器。圖 驅(qū)動(dòng)放大級(jí)和輸出放大級(jí)的設(shè)計(jì)對(duì)于開關(guān)類型的功率放大器，一個(gè)主要的問題就是通過驅(qū)動(dòng)放大器產(chǎn)生一個(gè)大的信號(hào)來控制開關(guān)晶體管的導(dǎo)通與關(guān)斷。理想的情況是施加一個(gè)方波到輸出放大器，以避免長的開關(guān)狀態(tài)轉(zhuǎn)化時(shí)間。產(chǎn)生這樣的一個(gè)方波通常有如下方法：F類放大器和反相器。(1) F類放大器F類放大器是一個(gè)理想的解決方案?？墒荈類放大器的性能如第二章所述，嚴(yán)重依賴于諧波抑制電路。F類放大器的負(fù)載網(wǎng)絡(luò)通常由2個(gè)諧振的LC電路串聯(lián)組成。如果要求全集成設(shè)計(jì)，連接在晶體管漏極的電感必須需要片內(nèi)集成，這通常比較困難。因?yàn)橥休^大的電流流過該電感，所以在集成的時(shí)候需要很寬的線寬或者兩個(gè)并聯(lián)的電感一起使用。這極大的增加了芯片的面積，而負(fù)載網(wǎng)絡(luò)中的電感做在片外，也增加了PCB的面積和外圍元件的數(shù)量。(2) 反相器，使用反相器作為電路的驅(qū)動(dòng)放大器,結(jié)構(gòu)簡(jiǎn)單。通過反相器的多級(jí)級(jí)聯(lián)構(gòu)成整個(gè)驅(qū)動(dòng)級(jí)[14]。反相器的尺寸逐漸增大，驅(qū)動(dòng)能力逐漸增強(qiáng)最終來驅(qū)動(dòng)放大器大尺寸的PMOS管和NMOS管。圖 根據(jù)前文討論，本次設(shè)計(jì)將采用兩級(jí)放大器結(jié)構(gòu)：驅(qū)動(dòng)放大器和輸出放大器。錯(cuò)誤！不能通過編輯域代碼創(chuàng)建對(duì)象。圖 ，采用兩級(jí)全差分放大結(jié)構(gòu)。由于輸出放大器的功率MOS有很大的柵源電容及更大的柵漏電容，所以就要求功率MOS的柵極驅(qū)動(dòng)放大器要能夠提供非常大的瞬態(tài)電流，用來確保功率開關(guān)管能夠快速地開啟和關(guān)斷，以減小開關(guān)損耗，并且防止輸出放大器的兩個(gè)功率MOS同時(shí)出現(xiàn)導(dǎo)通。開關(guān)晶體管的寬度是輸出級(jí)放大器的一個(gè)重要參數(shù)。通常認(rèn)為，該管尺寸越大，越可以減小導(dǎo)通電阻，可以提高效率。David 利用晶體管模型，發(fā)現(xiàn)了最大PAE和晶體管尺寸的關(guān)系，在晶體管尺寸到達(dá)一定程度時(shí)，PAE呈現(xiàn)出下降趨勢(shì)。另一方面，大的晶體管也帶來大的寄生電容Cdb和Cds，這些寄生電容會(huì)在高頻時(shí)候嚴(yán)重影響到電路性能。設(shè)計(jì)柵極驅(qū)動(dòng)放大器，首先應(yīng)該設(shè)計(jì)放大器的兩只管子的溝道寬長比，因?yàn)樗鼈兡軌驔Q定放大器的輸出電流和電阻的大小。對(duì)于M2，其飽和漏電流： 其中是電子遷移率，W為溝道寬度，L為溝道長度， Cox為單位面積氧化層的電容。根據(jù)要求最大電流的輸出值和工藝參數(shù)可以去求得M2的溝道寬長比的最大值，同理也可以得到M1的溝道寬長比的最大值。，從單端看過去，它由M3M10采用倒置寬長比的方式來使得最后一級(jí)輸出管中的一個(gè)功率MOS關(guān)斷后，另一個(gè)功率管開啟，這樣就避免了在輸出管M1和M2在開關(guān)轉(zhuǎn)換的瞬間，出現(xiàn)大的直通電流，以及可能引起的閂鎖效應(yīng)[1516]。倒置寬長比驅(qū)動(dòng)器的設(shè)計(jì)理論如下：首先，反相器的上升時(shí)間tr是指在輸入端在輸入為方波信號(hào)時(shí)，下降時(shí)間tf指的是當(dāng)輸入端輸入方波信號(hào)時(shí)。并且有： 其中，，kn和kp分別指NMOS管和PMOS管的器件增益因子，且有： 一般情況下，在進(jìn)行反相器設(shè)計(jì)時(shí)，要求輸出波形要對(duì)稱，也就是tr=tf，因?yàn)樵谕瑯拥墓に嚄l件下進(jìn)行加工，NMOS和PMOS的柵氧化層的厚度是相同的，如果NMOS和PMOS的閾值電壓數(shù)值是相等的，則有kn=kp。： 以上是普通反相器的一般設(shè)計(jì)原則，但是在本設(shè)計(jì)中M3~M10的規(guī)則不遵循以上的原則，此時(shí)他們的寬長比滿足以下的條件： 從而是MM4組成的CMOS反相器的，MM6組成的CMOS反相器，MM8組成的CMOS反相器，MM4組成的CMOS反相器的。從而使M1和M2的柵極控制信號(hào)有一定的死區(qū)事件。通過這種設(shè)計(jì)可以減小M1和M2共同導(dǎo)通的時(shí)間，減小短路電流，從而減小在翻轉(zhuǎn)時(shí)的功耗。 負(fù)載網(wǎng)絡(luò)設(shè)計(jì) 為了輸出高的輸出功率，功率放大器的負(fù)載阻抗一般較小，但是功率放大器后面一般接的是50歐姆的天線或傳輸線。所以在射頻應(yīng)用中，會(huì)使用一個(gè)阻抗變換網(wǎng)絡(luò)以實(shí)現(xiàn)更高效的功率傳輸。否則，輸出信號(hào)將被反射回電路，造成穩(wěn)定性的問題。(a) (b)圖 L型阻抗變換網(wǎng)路一個(gè)很常見的阻抗變換網(wǎng)絡(luò)是L型匹配。該網(wǎng)絡(luò)可以用于把50歐姆的負(fù)載電阻轉(zhuǎn)換為低值的電阻Rin。首先，并聯(lián)的電容Cm 和 R 轉(zhuǎn)換為串聯(lián)的等效Cs 和 Rm，它們的大小可以表示為： 其中 為了在工作頻率ω上抵消電抗分量，用電感Lm和電容Cs諧振 所以，在諧振的時(shí)候，L型匹配網(wǎng)絡(luò)看進(jìn)去的輸入阻抗Rin即為Rm。阻抗變換率可以用r表示,定義為： 由上述這些等式可以得到所需的元件值。首先變換網(wǎng)絡(luò)的Q值定義為 由此可以得到Lm 和 Cm 的大?。? 理想的阻抗變換網(wǎng)絡(luò)是無損的，不消耗任何功率。但是在實(shí)際中，電抗元件諸如電感和電容的Q值有限，無疑會(huì)帶來額外的功率損耗。如果使用的是有損的L型匹配網(wǎng)絡(luò)，則該網(wǎng)絡(luò)的功率損耗Ploss可以表示為[16] 因此，負(fù)載電阻R越小，導(dǎo)致消耗在阻抗匹配網(wǎng)絡(luò)上的功率越高，從而惡化了功率放大器的效率。負(fù)載的設(shè)計(jì)需要從設(shè)計(jì)指標(biāo)入手：Vdd=, Pout7dBm, f0=。對(duì)于負(fù)載網(wǎng)絡(luò)的設(shè)計(jì)，還有兩點(diǎn)需要特別的考慮。首先是負(fù)載電阻值的選取。由于要求的輸出功率較小，故最好可以直接把負(fù)載電阻的值設(shè)定在50歐姆。這樣可以省去了輸出阻抗匹配網(wǎng)絡(luò)，可以減小了芯片的面積，同時(shí)，也避免了根據(jù)公式()消耗在匹配網(wǎng)絡(luò)上的功率，提高了電路的整體性能。其次，在利用公式做初始計(jì)算的時(shí)候，要給輸出功率留下足夠的裕量，以補(bǔ)償各種非理想因素帶來的功率損耗。特別是很難有效的生產(chǎn)方波去驅(qū)動(dòng)開關(guān)晶體管以及無源器件上的功率損耗。功率放大器的匹配網(wǎng)絡(luò)。將輸出信號(hào)通過L型網(wǎng)絡(luò)和巴倫結(jié)構(gòu)將雙端信號(hào)轉(zhuǎn)換為單端信號(hào)，然后通過兩個(gè)電容構(gòu)成的L型匹配網(wǎng)絡(luò)進(jìn)行負(fù)載匹配。圖 數(shù)字功率控制的實(shí)現(xiàn)功率控制就是通過一定的設(shè)計(jì)方法，使得功率放大器可以輸出一定范圍內(nèi)的功率，功率控制的本質(zhì)其實(shí)是為了節(jié)省直