【文章內(nèi)容簡介】 ，其值隨DAC寄存器的內(nèi)容線性變化；　　* IOUT2：電流輸出端2，其值與IOUT1值之和為一常數(shù)；　　* Rfb：反饋信號輸入線，改變Rfb端外接電阻值可調(diào)整轉(zhuǎn)換滿量程精度；　　* Vcc：電源輸入端，Vcc的范圍為+5V～+15V；　　* VREF：基準電壓輸入線，VREF的范圍為10V～+10V；　　* AGND：模擬信號地　　* DGND：數(shù)字信號地DAC0832芯片：　　DAC0832DAC0832是8分辨率的D/A轉(zhuǎn)換集成芯片。與微處理器完全兼容。這個DA芯片以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點，在單片機應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。D/A轉(zhuǎn)換器由8位輸入鎖存器、8位DAC寄存器、8位D/A轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成?！　AC0832中有兩級鎖存器，第一級鎖存器稱為輸入寄存器，它的鎖存信號為ILE；第二級鎖存器稱為DAC寄存器，它的鎖存信號為傳輸控制信號 。因為有兩級鎖存器，DAC0832可以工作在雙緩沖器方式，即在輸出模擬信號的同時采集下一個數(shù)字量，這樣能有效地提高轉(zhuǎn)換速度。此外，兩級鎖存器還可以在多個D/A轉(zhuǎn)換器同時工作時，利用第二級鎖存信號來實現(xiàn)多個轉(zhuǎn)換器同步輸出?！　E為高電平、 和 為低電平時， 為高電平，輸入寄存器的輸出跟隨輸入而變化；此后，當(dāng) 由低變高時， 為低電平，資料被鎖存到輸入寄存器中，這時的輸入寄存器的輸出端不再跟隨輸入資料的變化而變化。對第二級鎖存器來說， 和 同時為低電平時， 為高電平，DAC寄存器的輸出跟隨其輸入而變化；此后，當(dāng) 由低變高時， 變?yōu)榈碗娖剑瑢⑤斎爰拇嫫鞯馁Y料鎖存到DAC寄存器中。2. DAC0832的引腳特性　　DAC0832是20引腳的雙列直插式芯片。各引腳的特性如下：　　CS——片選信號，和允許鎖存信號ILE組合來決定 是否起作用，低有效。　　ILE——允許鎖存信號，高有效。　　WR1——寫信號1，作為第一級鎖存信號，將輸入資料鎖存到輸入寄存器（此時， 必須和 、ILE同時有效），低有效?！　R2——寫信號2，將鎖存在輸入寄存器中的資料送到DAC寄存器中進行鎖存（此時，傳輸控制信號 必須有效）低有效。　　XFER——傳輸控制信號，低有效。　　DI7~DI0——8位數(shù)據(jù)輸入端?！　OUT1——模擬電流輸出端1。當(dāng)DAC寄存器中全為1時，輸出電流最大，當(dāng)DAC寄存器中全為0時，輸出電流為0?！　OUT2——模擬電流輸出端2。IOUT1+IOUT2=常數(shù)。　　Rfb——反饋電阻引出端。DAC0832內(nèi)部已經(jīng)有反饋電阻，所以，RFB端可以直接接到外部運算放大器的輸出端。相當(dāng)于將反饋電阻接在運算放大器的輸入端和輸出端之間?！　REF——參考電壓輸入端?？山与妷悍秶鸀?77。10V。外部標準電壓通過VREF與T型電阻網(wǎng)絡(luò)相連。　　VCC——芯片供電電壓端。范圍為+5V~+15V，最佳工作狀態(tài)是+15V?！　GND——模擬地，即模擬電路接地端?！　GND——數(shù)字地，即數(shù)字電路接地端。　　　DAC0832進行D/A轉(zhuǎn)換，可以采用兩種方法對數(shù)據(jù)進行鎖存?！　〉谝环N方法是使輸入寄存器工作在鎖存狀態(tài)，而DAC寄存器工作在直通狀態(tài)。具體地說，就是使 和 都為低電平，DAC寄存器的鎖存選通端得不到有效電平而直通；此外，使輸入寄存器的控制信號ILE處于高電平、 處于低電平，這樣，當(dāng) 端來一個負脈沖時，就可以完成1次轉(zhuǎn)換?！　〉诙N方法是使輸入寄存器工作在直通狀態(tài)，而DAC寄存器工作在鎖存狀態(tài)。就是使 和 為低電平，ILE為高電平，這樣，輸入寄存器的鎖存選通信號處于無效狀態(tài)而直通；當(dāng) 和 端輸入1個負脈沖時，使得DAC寄存器工作在鎖存狀態(tài)，提供鎖存數(shù)據(jù)進行轉(zhuǎn)換?！　「鶕?jù)上述對DAC0832的輸入寄存器和DAC寄存器不同的控制方法，DAC0832有如下3種工作方式：　?、艈尉彌_方式。單緩沖方式是控制輸入寄存器和DAC寄存器同時接收資料，或者只用輸入寄存器而把DAC寄存器接成直通方式。此方式適用只有一路模擬量輸出或幾路模擬量異步輸出的情形?！　、齐p緩沖方式。雙緩沖方式是先使輸入寄存器接收資料，再控制輸入寄存器的輸出資料到DAC寄存器，即分兩次鎖存輸入資料。此方式適用于多個D/A轉(zhuǎn)換同步輸出的情節(jié)?！　、侵蓖ǚ绞?。直通方式是資料不經(jīng)兩級鎖存器鎖存，即 CS*，XFER* ，WR1* ，WR2* 均接地，ILE接高電平。此方式適用于連續(xù)反饋控制線路和不帶微機的控制系統(tǒng)，不過在使用時，必須通過另加I/O接口與CPU連接，以匹配CPU與D/A轉(zhuǎn)換?！　　　?. SRAM芯片6264。6264的容量為8KB，是28引腳雙列直插式芯片，采用CMOS工藝制造　　A12～A0（address inputs）：地址線，可尋址8KB的存儲空間?！　7～D0（data bus）：數(shù)據(jù)線，雙向，三態(tài)?！　E（output enable）：讀出允許信號，輸入，低電平有效。　　WE（write enable）：寫允許信號，輸入，低電平有效?！　E1（chip enable）：片選信號1，輸入，在讀/寫方式時為低電平。　　CE2（chip enable）：片選信號2，輸入，在讀/寫方式時為高電平?！　CC：+5V工作電壓?！　ND：信號地。6. 6264的操作方式　　6264的操作方式由, CE1 , CE2的共同作用決定　 　① 寫入：當(dāng)和為低電平，且和CE2為高電平時，數(shù)據(jù)輸入緩沖器打開，數(shù)據(jù)由數(shù)據(jù)線D7～D0寫入被選中的存儲單元?！　?② 讀出：當(dāng)和為低電平，且和CE2為高電平時，數(shù)據(jù)輸出緩沖器選通，被選中單元的數(shù)據(jù)送到數(shù)據(jù)線D7～D0上?！、?保持：當(dāng)為高電平，CE2為任意時，芯片未被選中，處于保持狀態(tài)，數(shù)據(jù)線呈現(xiàn)高阻狀態(tài)。微處理器通過數(shù)據(jù)總線、地址總線及控制總線與存儲器連接，如下圖所示：控制總線地址總線存儲器CPU數(shù)據(jù)總線 地址總線為地址信號，用來指明選中的存儲單元地址。 數(shù)據(jù)總線為數(shù)據(jù)信號，它是微處理器送往存儲器的信息或存儲器送往微處理器的信息。它包括指令和數(shù)據(jù)。 控制總線發(fā)出存儲器讀寫信號，以便從ROM、RAM中讀出指令或數(shù)據(jù)，或者向RAM寫入數(shù)據(jù)。 在微機系統(tǒng)中，常用的靜態(tài)RAM有61162662256等。在本實驗中使用的是6264。6264為8K╳8位的靜態(tài)RAM，其邏輯圖如下： 6264A0～12 VCCI/O0～7WROECS2 GNDCS1 其中A0～12為13根地址線，I/O0～7為8根數(shù)據(jù)線，CS1 、CS2為兩個片選端，OE為數(shù)據(jù)輸出選通端，WR為寫信號端。其工作方式見下表：控制信號CS1CS2OEWR數(shù)據(jù)線讀LHLH輸出寫LH╳L輸入非選H╳╳╳高阻態(tài)7. 可編程并行I/O接口芯片8255 A8255是Intel公司生產(chǎn)的可編程并行I/O接口芯片，有3個8位并行I/O口。具有3個通道3種工作方式的可編程并行接口芯片（40引腳）。 其各口功能可由軟件選擇，使用靈活，通用性強。8255可作為單片機與多種外設(shè)連接時的中間接口電路。 8255作為主機與外設(shè)的連接芯片，必須提供與主機相連的3個總線接口，即數(shù)據(jù)線、地址線、控 制線接口。同時必須具有與外設(shè)連接的接口A、B、C口。由于8255可編程,所以必須具有邏輯控制部分，因而8255內(nèi)部結(jié)構(gòu)分為3個部分：與CPU連接 部分、與外設(shè)連接部分、控制部分。引腳功能:RESET:復(fù)位輸入線，當(dāng)該輸入端處于高電平時，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有I/O口均