【文章內容簡介】 件的實現(xiàn)都沒有固定的模式，而是隨著應用的不同而變化。軟硬件協(xié)同設計的目標是在設計過程中把軟件、硬件結合起來，作為一個系統(tǒng)綜合考慮，實現(xiàn)整個系統(tǒng)設計的最優(yōu)化，以及設計工作的自動化。自20世紀90年代初興起以來，一直是一個非?；钴S的研究領域，受到包括產品設計者和工具開發(fā)者在內的多方重視。典型的軟硬件協(xié)同設計流程如圖 23所示。 圖23 典型的軟硬件協(xié)同設計流程目前，軟硬件協(xié)同設計的研究工作主要包括系統(tǒng)描述、軟硬件劃分、軟硬件協(xié)同綜合和軟硬件協(xié)同模擬幾個方面。Sopc中的部件大多都由軟件和硬件兩種基本的實現(xiàn)方式。用軟件或硬件實現(xiàn)系統(tǒng)功能，在性能和成本上差別顯著。軟硬件混合實現(xiàn)方式往往能夠達到系統(tǒng)設計目標的最佳平衡點，軟硬件劃分（Hardware/Software Partition）的任務是把系統(tǒng)功能劃分為軟件實現(xiàn)的部分和硬件實現(xiàn)的部分，并使得整個系統(tǒng)的性能、成本指標達到最佳平衡點，是軟硬件協(xié)同設計中的一個重要課題，劃分結果力求保證速度、減小成本、降低功耗，如圖24所示。軟硬件混合實現(xiàn)硬件實現(xiàn)軟件實現(xiàn)約束系統(tǒng)成本系統(tǒng)性能圖24 軟硬件劃分及實現(xiàn)方式比較 軟硬件綜合（Synthesis）的任務是把高層次的描述自動轉化為低層次的實現(xiàn)。軟件綜合又稱為代碼生成（Code Generation），硬件綜合通常分為高層次綜合和邏輯綜合兩種層次。目前，硬件的邏輯綜合已經(jīng)發(fā)展的比較成熟，但是軟件綜合以及硬件的高層次綜合都還沒有進入實用階段。因此，現(xiàn)在還難以從軟硬件劃分所得的高層描述自動綜合出在功能和性能上滿足要求的軟硬件。 本章小結本章主要介紹了此研究的相關領域和技術，這是本課題應用技術背景的概要性部分，包括Sopc的研究領域及相關技術，F(xiàn)PGA器件原理，介紹了MPEG Layer3 的相關技術，并研究了Sopc領域的軟硬件協(xié)同技術。第3章 MP3播放器硬件系統(tǒng)設計方案 MP3原理MP3是MPEG標準中的音頻標準中的一部分。1987年，IIS開始進行有關實用的音頻解碼方面的工作。它們同Erlanger大學合作開展了一個項目，最后IIS提出了一個非常優(yōu)秀的算法，也就是ISOMPEGI音頻的第三層，同時通過的ISO111723標準也就成為了MPEG標準中的一部分。后來，在MPEGI的基礎上，又提出了MPEGII的編碼標準，該標準的音頻部分與MPEGI的音頻部分在 算法上基本一致，但提供了與CCITT的G722相類似的16KHz， KHz和24 KHz的采樣速率，這樣就使得MP3也可以用于低比特率（64Kbps）語音通信中。同時，為了適應多通道語音通信的需要，新標準又提出了多語言通信的壓縮算法，并且可以提供一個額外的LFE通道（low frequency enhancement channel），該標準后來被名為ISO138183標準。MP3標準用盡可能低的碼流位率實現(xiàn)CD音質的聲音而不會產生數(shù)據(jù)損失。如果對于一段聲音不進行壓縮的話，那么每存儲一分鐘的立體聲CD音質音樂必須用10Mbit，這是一個十分大的開銷。通過運用MPED音頻標準的壓縮技術，我們可以把存儲空間壓縮到原來的十二分之一而不會降低聲音的音質。即使使用二十四分之一的壓縮因子，仍然比單純降低采樣率的音質要好。MP3之所以能夠實現(xiàn)主要是因為人的聽覺的特性以及編碼技術的發(fā)展。人耳的聽覺并不是線性的，而且人耳對于不同的聲音的感覺是不同的，強的聲音往往可以淹沒弱的聲音。所以在編碼的時候就沒有必要將所有的聲音進行編碼，這樣就減小了數(shù)據(jù)量。MP3使用了非常經(jīng)典的Huffman算法，Huffman算法產生一個可變碼長的位流，并且可以根據(jù)一個相應的表格解決碼流不等長的問題，而且解碼速度非?？?，同時壓縮比也較高，平均可節(jié)省20%的空間，MP3一個顯著的缺點就是延遲時間長，它的最小理論延時是59ms，而實際上的值要比這要大許多，而且同系統(tǒng)的實現(xiàn)方法有關，很難給出一個精確的值。對于一些特定的應用，比如全雙工語音通信，這么長的延時將影響通話效果。 MP3播放器的系統(tǒng)需求MP3播放器最主要的功能便是實現(xiàn)音樂的播放。在此基礎上改進其控制功能（例如：播放、暫停、快進、下一曲等），設計出人性化的交互界面，使消費者體驗到無處不在的音樂的魅力。根據(jù)功能需要劃分系統(tǒng)模塊，對需求進行分析如下：，需要一個開發(fā)板與PC交互的接口。，這對于開發(fā)板來說，就要選取相應的軟核。：控制MP3播放等功能的按鈕。：放出音樂和顯示歌曲狀態(tài)。：存放MP3歌曲和MP3解碼程序。：用來運行解碼程序等。 MP3播放器的軟硬件劃分及組成模塊介紹根據(jù)系統(tǒng)所劃分的功能，處理器、音頻設備、存儲器、輸入、輸出和交互接口都必須選用硬件設備實現(xiàn)。其中硬件部分如處理器用Altera公司的Nios II軟核來實現(xiàn)，MP3音樂文件存儲于外部的SD卡中，DE2開發(fā)板上有4個為用戶預留的按鈕可以用來輸入，作為MP3播放器的功能鍵，輸出可以使用開發(fā)板上的輸出口來接音頻設備，用戶與開發(fā)板的交互可以使用開發(fā)板上RS232串行口和JTAG口。MP3解碼器可以由軟件實現(xiàn)，也可以由硬件實現(xiàn)。硬件實現(xiàn)MP3解碼，可以購買專門的MP3解碼芯片，比較如下：：l 減少工作量，加快開發(fā)進度。l 這樣減輕CPU運算的負擔：處理器用來參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用ASIC來處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。：購買硬件解碼設備將會增加本播放器的成本。軟件實現(xiàn)MP3解碼，可以保證芯片對MP3流解碼的靈活性，對于軟件解碼過程中如果有錯誤的地方，很容易對軟件進行改正。由于解碼過程中需要執(zhí)行大量的算法，這將會增加處理器的負荷，降低處理器性能。 鑒于以上軟硬件實現(xiàn)方式的優(yōu)缺點以及各方案的可行性，綜合考慮后選用硬件來實現(xiàn)MP3解碼。 MP3解碼硬件電路方案設計及實現(xiàn)電路中的解碼芯片選擇的是ST（意法半導體）公司的一款集成度較高、靈活性較強的解碼芯片STA013。STA013可以自動偵測到MP3的編碼速率，支持數(shù)字音量、低音和高音控制。STA013支持多種不同的采樣頻率，有1123且該解碼芯片可以直接完成各種格式MP3 數(shù)據(jù)流的解碼操作，解碼速度從8kbit/s 到320kbit/s,具有左右聲道獨立的音量控制，重低音、中音、高音均衡控制,STA013能在三種不同時鐘頻率下工作（、10MHz）。MP3解碼電路通過6個PIO口與DE2開發(fā)板相連。其中GPIO_11和 GPIO_12分別與STA013 中的SDA、SCL 相連，實現(xiàn)與STA013的I2C 通訊；GPIO_13口和GPIO_14口分別與STA013的SDI、SCKR 連接，用來實現(xiàn)主機與從機STA013 的SPI 協(xié)議通訊，傳輸MP3數(shù)據(jù)；GPIO_15和GPIO_16分別與STA013 的RESET 、DATA_REQ引腳相連。MP3解碼電路通過DE2的40腳擴展端口GPIO_1與FPGA相連。STA013通過I2C接口接收輸入數(shù)據(jù)，解碼后的信號可以是立體聲、單聲道或者雙聲道的數(shù)字輸出，可以通過PCM輸出接口，直接送去D/A轉換芯片處理。這個輸出接口可以軟件編程，能兼容市場上的大部分通用的DAC芯片。D/A轉換芯片采用的是24bit串行數(shù)模轉換芯片CS4331，它支持的采樣頻率從2KHz～100KHz可變，能輸出“錄音線等級”（linelevel）的高品質音頻信號。CS4334包含了一個具有4倍內插（interpolation）和連續(xù)時間模擬輸出的濾波器，有了它，就可以省掉額外的外部放大器，以及復雜的輸出濾波電路。MP3解碼電路原理圖如附錄C所示，其對應的PCB如圖31所示。圖31 MP3解碼電路PCB（1）芯片初始化：檢查STA013芯片是否存在；向STA013傳送SST公司提供的“”配置文件。（2）傳送MP3數(shù)據(jù)：傳送MP3數(shù)據(jù)的基本思想就是在STA013需要數(shù)據(jù)的時候給它傳送，使用者不需要關心MP3的比特率問題，STA013會測定MP3的比特率，然后決定以合理的速度接受傳過來的數(shù)據(jù)，同時給出繼續(xù)需要數(shù)據(jù)的信號。在傳送數(shù)據(jù)的過程中，當STA013的緩沖區(qū)將要滿的時候，STA013停止給出繼續(xù)需要數(shù)據(jù)的信號，對于易于變化的MP3比特流，STA013可以自動處理。它同時還可以自動探測MP3的采樣頻率（、48KHz等）并合理調DAC的時鐘。所要做的就是以盡可能快的速度傳送，只要它小于20Mbit/s。（3）解碼：該過程由STA013的DSP核來進行，它先通過MP3頭文件來識別歌曲的一些解碼參數(shù)從而自動適應不同的MP3歌曲的解碼，如通過識別信號的采樣頻率來自動調整其輸出的時鐘頻率。這一切對用戶來說都是透明的，可以隨時查詢這些解碼參數(shù)。（4）輸出數(shù)字音頻信號：STA013解碼后的數(shù)字音頻信號由PIN9（SDO串行數(shù)據(jù)輸出）、PIN10（SCKT串行時鐘）、PINI11（LRCKT左右聲道時鐘）、PIN12（OCLK采樣時鐘）4個引腳輸出到D/A轉換器CS4334。轉換后由CS4334的PIN5和PIN8輸出模擬音頻信號，模擬音頻信號經(jīng)TDA2822放大后輸出就可以聽到解碼后的MP3音樂了。解碼芯片STA013的功能框圖如圖32所示。圖32 STA013功能框圖 I2C總線協(xié)議及應用I2C（Inter－Integrated Circuit）總線是一種由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設備。I2C串行總線有兩根信號線：一根雙向的數(shù)據(jù)線SDA；另一根是時鐘線SCL。所有接到I2C總線上的設備的串行數(shù)據(jù)都接到總線的SDA線，各設備的時鐘線SCL接到總線的SCL。I2C總線的運行（數(shù)據(jù)傳輸）由主機控制。所謂主機即啟動數(shù)據(jù)的傳送（發(fā)出啟動信號），發(fā)出時鐘信號，傳送結束時發(fā)出停止信號的設備，通常主機是微處理器。被主機尋訪的設備都稱為從機。為了進行通訊，每個接到I2C總線的設備都有一個唯一的地址，以便于主機尋訪。主機和從機的數(shù)據(jù)傳送，可以由主機發(fā)送數(shù)據(jù)到從機，也可以是從機發(fā)到主機。凡是發(fā)送數(shù)據(jù)到總線的設備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設備被稱為接受器。本設計中FPGA作為主機，STA013作為從機通訊。I2C總線上允許連接多個微處理器及各種外圍設備，如存儲器、LED及LCD驅動器、A/D及D/A轉換器等。為了保證數(shù)據(jù)可靠地傳送，任一時刻總線只能有由某一臺主機控制一個微處理器應該在總線空閑時發(fā)啟動數(shù)據(jù)，為了妥善解決多臺微處理器同時發(fā)啟數(shù)據(jù)傳送（總線控制權）的沖突，并決定由哪一臺微處理器控制總線。I2C總線允許連接不同傳送速率的設備，多臺設備之間時鐘信號的同步過程稱為同步化。在I2C總線上產生時鐘信號通常是主機器件的責任，當在總線上傳輸數(shù)據(jù)時每個主機生成自己的時鐘信號。I2C 總線上數(shù)據(jù)的傳輸速率在標準模式下可達100kbit/s，在快速模式下可達400kbit/s。本設計中用到的是快速模式最快可達400kbit/s，完全可以達到STA013對MP3數(shù)據(jù)傳輸?shù)囊?。另外SDA線上的數(shù)據(jù)在時鐘“高”期間必須是穩(wěn)定的，只有當SCL線上的時鐘信號為低時，數(shù)據(jù)線上的“高”或“低”狀態(tài)才可以改變。輸出到SDA線上的每個字節(jié)必須是8位，每次傳輸?shù)淖止?jié)不受限制，每個字節(jié)必須有一個應答為ACK。如果接收器件在完成其他功能（如一內部中斷）前不能接收另一數(shù)據(jù)的完整字節(jié)時，它可以保持時鐘線SCL為低，以促使發(fā)送器進入等待狀態(tài)，當接收器械準備好接受數(shù)據(jù)的其它字節(jié)并釋放時鐘SCL后，數(shù)據(jù)傳輸繼續(xù)進行。I2C數(shù)據(jù)總線傳送時序如圖33所示。圖33 總線數(shù)據(jù)傳送時序數(shù)據(jù)傳送具有應答是必須的。與應答對應的時鐘脈沖由主控器產生，發(fā)送器在應答期間必須下拉SDA線。當尋址的被控器件不能應答時，數(shù)據(jù)保持為高，接著主控 器產生停止條件終止傳輸。在傳輸?shù)倪^程中，當用到主控接收器的情況下，主控接收器必須發(fā)出一數(shù)據(jù)結束信號給被控發(fā)送器，被控發(fā)送器必須釋放數(shù)據(jù)線，以允許 主控器產生停止條件。合法的數(shù)據(jù)傳輸格式如圖34。 圖34 合法數(shù)據(jù)格式I2C總線有如下四種基本操作：1．開始條件:SDA由高到低躍變，SCL為高。表示一個通訊過程的開始或者停止，而不是在傳送數(shù)據(jù)。2．寫字節(jié):得到確認信息：此時SCL為低，F(xiàn)PGA傳出8位數(shù)據(jù)，當?shù)?個時鐘到來的時候，F(xiàn)PGA收到一個來自STA013的確認信息。3．讀字節(jié):發(fā)送確認信息：FPGA在SCL上傳出8個時鐘周期，在每個時鐘周期上升沿，F(xiàn)PGA從STA013讀出一位數(shù)據(jù)，在第9時鐘上升沿，F(xiàn)PGA使SDA變低，表示已經(jīng)成功讀出STA013的信息。4．停止條件:SDA的上升沿，此時，SCL為高。在結束時，I2C的兩條線都保持高電平，這就是I2C總線的禁止狀態(tài)。開始和停止條件都由主控器產生。使用硬件接口可以很容易地檢測開始和停止條件，沒有這種接口的微機必須以每時鐘周期至少兩次對SDA取樣以使檢測這種變化。 SD卡簡介及FAT16文件系統(tǒng)構成介紹SD卡（Secure Digital Memory Card）中文翻譯為安全數(shù)碼卡，是一種基于半導體快閃記憶器的新一代記憶設備，不需要額外的電源來保持其上記憶的信息。而且它是一體化固體介質，沒有任何移動部分，所以不用擔心機械運動的損壞。SD卡的結構能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應用領域，它被廣泛地于便攜式裝置上使用，例如數(shù)碼相機、個人數(shù)碼助理（PDA）和多媒體播放器等。SD卡由日本松下、東芝及美國SanDisk公司于1999年8月共同開發(fā)研制。大小猶如一張郵票的SD記憶卡，重量只有2克，但卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。這些優(yōu)點使得SD卡備受數(shù)碼產品的青睞。由于SD卡具有有容量大、體積小、高性能、讀/寫速度快以及可與多種計算機操作系統(tǒng)平臺兼容等優(yōu)點，并且在DE2開發(fā)板上自帶了SD卡接口，所以在本設計中，采用Kingston公司的1GB的SD卡來存儲數(shù)據(jù)文件和MP3文件，并且采用的是SD卡的SPI 總線協(xié)議。1. SD卡的SPI總線接口規(guī)范SD卡有兩種總線訪問方式：SPI 總線和SD總線。同步外設接口