【正文】 的靈活性，因為目前存在多種不兼容的通信和處理協(xié)議，使用軟件實現(xiàn)便于二次開發(fā)。軟硬件協(xié)同設計綜合以上兩種設計方法。在系統(tǒng)設計的初期考慮軟硬件劃分，根據(jù)特定的標準，將一部分系統(tǒng)功能采用IP核實現(xiàn)，而另一些功能采用軟件實現(xiàn)。軟硬件協(xié)同設計強調(diào)在整個設計過程中，以最優(yōu)化設計為目標，可以調(diào)整軟/硬件之間的界限。軟硬件協(xié)同設計的結果是：一個或多個系統(tǒng)任務或系統(tǒng)模塊是采用軟件實現(xiàn)。這些任務可能會有互相同步和通信的需要，會有時限的要求，或者要求訪問系統(tǒng)芯片的專用硬件的接口。 嵌入式系統(tǒng)嵌入式系統(tǒng)本身是一個相對模糊的定義。目前嵌入式系統(tǒng)已經(jīng)滲透到我們生活中的每個角落，工業(yè)、服務業(yè)、消費電子等領域……，而恰恰由于這種范圍的擴大，使得“嵌入式系統(tǒng)”更加難于明確定義。根據(jù)IEEE（國際電機工程師協(xié)會）的定義，嵌入式系統(tǒng)是“控制、監(jiān)視或者輔助裝置、機器和設備運行的裝置”（原文為devices used to control, monitor, or assist the operation of equipment, machinery or plants）。這主要是從應用上加以定義的，從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機械等附屬裝置。不過上述定義并不能充分體現(xiàn)出嵌入式系統(tǒng)的精髓，目前國內(nèi)一個普遍被認同的定義是：以應用為中心、以計算機技術為基礎、軟件硬件可裁剪、適應應用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統(tǒng)。 在這個定義上，可從以下幾方面來理解嵌入式系統(tǒng)： 　　1. 嵌入式系統(tǒng)是面向用戶、面向產(chǎn)品、面向應用的，它必須與具體應用相結合才會具有生命力、才更具有優(yōu)勢。因此可以這樣理解上述三個面向的含義，即嵌入式系統(tǒng)是與應用緊密結合的，它具有很強的專用性，必須結合實際系統(tǒng)需求進行合理的裁減利用。 　　2. 嵌入式系統(tǒng)是將先進的計算機技術、半導體技術和電子技術和各個行業(yè)的具體應用相結合后的產(chǎn)物，這一點就決定了它必然是一個技術密集、資金密集、高度分散、不斷創(chuàng)新的知識集成系統(tǒng)。所以，介入嵌入式系統(tǒng)行業(yè)，必須有一個正確的定位。例如Palm之所以在PDA領域占有70％以上的市場，就是因為其立足于個人電子消費品，著重發(fā)展圖形界面和多任務管理；而風河的Vxworks之所以在火星車上得以應用，則是因為其高實時性和高可靠性。 3. 嵌入式系統(tǒng)必須根據(jù)應用需求對軟硬件進行裁剪，滿足應用系統(tǒng)的功能、可靠性、成本、體積等要求。所以，如果能建立相對通用的軟硬件基礎，然后在其上開發(fā)出適應各種需要的系統(tǒng)，是一個比較好的發(fā)展模式。目前的嵌入式系統(tǒng)的核心往往是一個只有幾K到幾十K微內(nèi)核，需要根據(jù)實際的使用進行功能擴展或者裁減，但是由于微內(nèi)核的存在，使得這種擴展能夠非常順利的進行。一般而言，嵌入式系統(tǒng)的構架可以分成四個部分：處理器、存儲器、輸入輸出（I/O）和軟件（由于多數(shù)嵌入式設備的應用軟件和操作系統(tǒng)都是緊密結合的，在這里我們對其不加區(qū)分，這也是嵌入式系統(tǒng)和Windows系統(tǒng)的最大區(qū)別）。嵌入式片上系統(tǒng)（System On Chip） 是目前嵌入式應用領域的熱門話題之一。SOC最大的特點是成功實現(xiàn)了軟硬件無縫結合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊。而且SOC具有極高的綜合性，在一個硅片內(nèi)部運用VHDL等硬件描述語言，實現(xiàn)一個復雜的系統(tǒng)。用戶不需要再像傳統(tǒng)的系統(tǒng)設計一樣，繪制龐大復雜的電路板，一點點的連接焊制，只需要使用精確的語言，綜合時序設計直接在器件庫中調(diào)用各種通用處理器的標準，然后通過仿真之后就可以直接交付芯片廠商進行生產(chǎn)。由于絕大部分系統(tǒng)構件都是在系統(tǒng)內(nèi)部，整個系統(tǒng)就特別簡潔，不僅減小了系統(tǒng)的體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設計生產(chǎn)效率。 MPEG Layer 3MP3全稱是動態(tài)影像專家壓縮標準音頻層面3（Moving Picture Experts Group Audio Layer III）。是當今較流行的一種數(shù)字音頻編碼和有損壓縮格式，它設計用來大幅度地降低音頻數(shù)據(jù)量，而對于大多數(shù)用戶來說重放的音質(zhì)與最初的不壓縮音頻相比沒有明顯的下降。它是在1991年由位于德國埃爾朗根的研究組織FraunhoferGesellschaft的一組工程師發(fā)明和標準化的。簡單的說，MP3就是一種音頻壓縮技術，由于這種壓縮方式的全稱叫MPEG Audio Layer3，所以人們把它簡稱為MP3。MP3是利用MPEG Audio Layer 3 的技術，將音樂以1:10 甚至1:12的壓縮率，壓縮成容量較小的file，換句話說，能夠在音質(zhì)丟失很小的情況下把文件壓縮到更小的程度。而且還非常好的保持了原來的音質(zhì)。正是因為MP3體積小，音質(zhì)高的特點使得MP3格式幾乎成為網(wǎng)上音樂的代名詞。每分鐘音樂的MP3格式只有1MB左右大小，這樣每首歌的大小只有3～4兆字節(jié)。使用MP3播放器對MP3文件進行實時的解壓縮（解碼），這樣，高品質(zhì)的MP3音樂就播放出來了。MP3是一個數(shù)據(jù)壓縮格式。MP3音頻可以按照不同的位速進行壓縮，提供了在數(shù)據(jù)大小和聲音質(zhì)量之間進行權衡的一個范圍。它丟棄掉脈沖編碼調(diào)制（PCM）音頻數(shù)據(jù)中對人類聽覺不重要的數(shù)據(jù)（類似于JPEG是一個有損圖像壓縮），從而達到了小得多的文件大小。在MP3中使用了許多技術其中包括心理聲學以確定音頻的哪一部分可以丟棄。 國內(nèi)外文獻綜述目前軟硬件協(xié)同設計領域的研究十分活躍，Berkeley， Princeton等著名大學有專門的研究小組進行相關研究，在電子設計領域權威的學術會議，DAC （Design Automation Conference）和ICCAD上每年都有相當篇幅的論文涉及軟硬件協(xié)同設計，每年ACM還召開軟硬件協(xié)同設計的專門會議CODES。主要EDA廠家（Candence， ALTERA）目前已經(jīng)推出部分支持軟硬件協(xié)同設計的工具，并將軟硬件協(xié)同設計作為下一代的系統(tǒng)級EDA工具的關鍵技術。嵌入式產(chǎn)品開發(fā)中已經(jīng)有許多軟硬件協(xié)同設計技術的成功應用實例。國外相關研究：CASTLE（Code sign and Synthesis Tool Environment）由德國信息技術國家研究中心系統(tǒng)設計研究所開發(fā)。該環(huán)境支持軟硬件協(xié)同設計流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細粒度的程序設計語言C，同時也支持硬件描述語言Verilog和VHDL，這些描述可進行仿真和性能分析，以支持系統(tǒng)綜合的決策。有關協(xié)同仿真的研究項目中，Berkeley大學的Ptolemy是最有影響的。Ptolemy系統(tǒng)的特色在于它是一個異構的模擬環(huán)境，提供對于多種模型（數(shù)據(jù)流、離散事件、有限狀態(tài)機等）的描述和模擬手段，并可以在一個仿真應用中采用不同的仿真模型。Ptolemy的擴展性很好，在Ptolemy中有許多C++語言開發(fā)的域（Domain）和節(jié)點（Star）作為仿真的構件，用戶可以編寫新的域和節(jié)點，并構造自己的仿真模型。軟硬件協(xié)同仿真可看作異構仿真的一種，Ptolemy己經(jīng)應用于嵌入式系統(tǒng)的算法層和體系結構層描述和驗證。早期的軟硬件協(xié)同設計工具僅僅支持協(xié)同驗證，大多數(shù)工具都只有在體系結構層設計基本完成后才能仿真硬件和軟件模塊的相互作用。目前的發(fā)展趨勢是采用SBE（Simulation Based Design）的思想，用仿真技術支持劃分和協(xié)同調(diào)試、分析，以便加快設計進程。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。國內(nèi)的研究狀況：軟硬件協(xié)同設計作為系統(tǒng)級設計的支持技術，理論上和技術上還在不斷地發(fā)展和完善中。研究研發(fā)功能強大的軟硬件協(xié)同設計平臺，是這一技術逐漸走向成熟的標志，而基于FPGA實現(xiàn)的Sopc技術，比基于ASIC實現(xiàn)的SoC技術提供了一種更靈活而成本低廉的系統(tǒng)級芯片設計方式。國內(nèi)外都在研發(fā)支持Sopc技術的軟硬件協(xié)同設計平臺。在國內(nèi)，這方面的研究研發(fā)已展開并取得了初步的成果。北京大學計算機系楊芙清院士和程旭教授等人，已研發(fā)成功國內(nèi)第一個微處理器軟硬件協(xié)同設計平臺；上海嵌入式系統(tǒng)研究所研發(fā)的基于FPGA實現(xiàn)處理器的ECNUX研發(fā)平臺。在不久的將來，隨著軟硬件協(xié)同設計技術研究的深入，支持FPGA設計實現(xiàn)的功能強大的軟硬件協(xié)同設計平臺將會出現(xiàn)，并加速推進嵌入式系統(tǒng)的設計研發(fā)進程。 論文研究內(nèi)容本文研究的主要內(nèi)容是基于Nios II的MP3 播放器的設計與實現(xiàn)。本文對軟硬件協(xié)同的相關技術進行了研究，并體現(xiàn)于設計中。設計中具體研究了軟硬件的系統(tǒng)描述、軟硬件劃分、軟硬件綜合等方面的技術，并在此基礎上設計了一個MP3播放器方案。在研究的基礎上提出了基于Nios II（SOPC）的軟硬件協(xié)同設計、軟硬件協(xié)同劃分的方法和基于Nios II的軟硬件協(xié)同的開發(fā)流程。第2章 SOPC技術及軟硬件協(xié)同方案 FPGA器件基本原理PLD（Programmable Logic Device）是可編程邏輯器件的總稱，早期多采用EEPROM工藝，基于乘積項（Product Term）結構。FPGA（Field Programmable Gate Array）是指現(xiàn)場可編程門陣列，多為SRAM工藝，基于查找表（Look Up Table）結構，F(xiàn)PGA在掉電后信息即丟失，所以每次上電后需對FPGA進行重新加載，要外掛配置用的EEPROM。在上電的時候，由EEPROM內(nèi)自行啟動的加載時序把數(shù)據(jù)流加入FPGA中，對其內(nèi)部邏輯進行配置。而對基于EEPROM工藝的CPLD來說，則不存在這樣的問題，在數(shù)據(jù)下載芯片后，掉電后也不會丟失，唯一的缺點是CPLD芯片數(shù)據(jù)擦寫次數(shù)往往有限，對產(chǎn)品開發(fā)階段的技術設計人員要求較高。FPGA的特點有：1. 采用FPGA設計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合適的芯片。2. FPGA可做其它全定制或半定制ASIC電路的中試樣片。3. FPGA內(nèi)部有豐富的觸發(fā)器I/O引腳。4. FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。，功耗低，可以與CMOS，TTL電平兼容。查找表（Lookuptable）簡稱LUT，它本質(zhì)上是一個RAM，目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16*1的RAM。當用戶通過原理圖或HDL語言描述一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有結果，并把結果事先寫入RAM，這樣，每輸入一個信號進行邏輯運算相當于輸入一個地址進行查表，找出相應地址，然后輸出即可?，F(xiàn)在PLD中已經(jīng)廣泛嵌入RAM/ROM，F(xiàn)IFO等存儲模塊，有的PLD里還內(nèi)嵌了DSP模塊，如Xilinx的VertexII器件系列中就嵌入了DSP，將來的PLD還要嵌入多種功能模塊，可以實現(xiàn)各種復雜的操作和運算。 Sopc設計技術現(xiàn)代集成電路制造工藝的改進，使得在一個芯片上集成幾十萬甚至上百萬個邏輯門成為可能。但如此大規(guī)模的電路設計是不可能由一個或幾個設計工程師來完成而不出錯。利用結構化，層次化的設計方法，一個大型的數(shù)字電路設計首先根據(jù)設計的目標和規(guī)范劃分為若干個較小的功能模塊，分別交由不同的設計工程師進行設計。這就允許多個設計者同時設計一個系統(tǒng)中的不同模塊，且底層的設計可以用其上一層的行為級設計進行仿真驗證。這稱為自頂向下（TOPDOWN）的設計方法如圖 21所示。圖21 TOPDOWN設計方法自頂向下是一種逐步求精的設計程序的過程和方法。對要完成的任務進行分解，先對最高層次中的問題進行定義、設計、編程和測試，而將其中未解決的問題作為一個子任務放到下一層次中去解決。這樣逐層、逐個地進行定義、設計、編程和測試，直到所有層次上的問題均由實用程序來解決，就能設計出具有層次結構的程序。按照自頂向下的方法設計時，設計師首先要對所設計的系統(tǒng)有一個全面的理解。然后從頂層開始,連續(xù)地逐層向下分解，直到系統(tǒng)的所有模塊都小到便于掌握為止?！白皂斚蛳隆钡恼蛟O計步驟：首先需要進行行為設計，要確定該VLSI芯片的功能、性能及允許的芯片面積和成本等。接著進行結構設計，根據(jù)芯片的特點，將其分解為接口清晰，相互關系明確，盡可能簡單的子系統(tǒng)，得到一總體結構。這結構可能包括有算術運算單元，控制單元，數(shù)據(jù)通道，各種算法狀態(tài)機等。下一步是把結構轉(zhuǎn)換成邏輯圖，即進行邏輯設計。顯然，同一功能塊可以由多種邏輯設計加以實現(xiàn)。在這一步中，盡可能采用規(guī)則結構來實現(xiàn)和利用已經(jīng)過考驗的邏輯單元或模塊。接著進行電路設計，邏輯圖將進一步轉(zhuǎn)換成電路圖。在很多情況下，這是需進行硬件仿真的，以最終確定邏輯設計的正確性。最后是將電路圖轉(zhuǎn)換成版圖，進行所謂的版圖設計。自頂向下的設計從系統(tǒng)級開始，將整個數(shù)字系統(tǒng)劃分為幾個較小模塊，然后這些模塊又分別細分為更小的模塊，直到可以用基本元件來實現(xiàn)為止。這種設計方法的優(yōu)點在于每一層的分解全都經(jīng)過優(yōu)化，優(yōu)化的目標可能是工作速度、芯片面積、芯片成本或它們的組合，但每次劃分并不考慮分解后得到什么樣的單元，以及得到的單元是否是已存在的單元?！白缘紫蛏稀钡恼蛟O計：是在系統(tǒng)劃分和分解的基礎上先進行單元設計，在單元精心設計后逐步向上進行功能塊，子系統(tǒng)設計以至到最終的系統(tǒng)總成。自底向上的設計在某種意義上講可以看作上述從頂向下設計的逆過程。在正向設計時，也往往有把“自頂向下”和“自底向上”兩者結合起來完成一個芯片設計的。對于逆向設計，無論是“自頂向下”或是“自底向上”，開始版圖解剖，電路圖提取和功能分析這幾步都是必需的，在這以后才分成不同的處理。Sopc的設計過程是一項非常復雜且極具挑戰(zhàn)性的工作，沒有一套有效的設計方法很難保證芯片的正確、高效。Sopc設計方法的研究所影響的不僅僅是集成電路領域，它還會對集成電路以外的領域產(chǎn)生深遠的影響，這是由集成電路的基礎作用決定的。SOPC設計有3個大的研究領域：IP核生成與復用技術、軟硬件協(xié)同設計技術（Hardware software CoDesign），超深亞微米（Very Deep SubMicron）集成電路設計技術。每個研究領域包含一系列的子課題。SOPC技術研究的主要內(nèi)容如圖22所示。 圖22 SOPC技術研究的主演內(nèi)容 軟硬件協(xié)同技術在Sopc中，尤其是面向特定應用的Sopc，軟件和硬件的結合更加緊密，軟硬件之間的功能劃分，以及軟件和硬