【文章內容簡介】 一般而言，嵌入式系 統(tǒng)的構架可以分成四個部分：處理器、存儲器、輸入輸出（ I/O）和軟件（由于多數(shù)嵌入式設備的應用軟件和操作系統(tǒng)都是緊密結合的，在這里我們對其不加區(qū)分，這也是嵌入式系統(tǒng)和 Windows 系統(tǒng)的最大區(qū)別）。 嵌入式片上系統(tǒng) （ System On Chip） 是目前嵌入式應用領域的熱門話題之一。 SOC 最大的特點是成功實現(xiàn)了軟硬件無縫結合，直接在處理器片內嵌入操作系統(tǒng)的代碼模塊。而且 SOC 具有極高的綜合性，在一個硅片內部運用 VHDL等硬件描述語言，實現(xiàn)一個復雜的系統(tǒng)。用戶不需要再像傳統(tǒng)的系統(tǒng)設計一樣，繪制龐大復雜的電路板， 一點點的連接焊制，只需要使用精確的語言，綜合時序設計直接在器件庫中調用各種通用處理器的標準，然后通過仿真之后就可以直接交付芯片廠商進行生產。由于絕大部分系統(tǒng)構件都是在系統(tǒng)內部，整個系統(tǒng)就特別簡潔，不僅減小了系統(tǒng)的體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設計生產效率。 MPEG Layer 3 MP3 全稱是 動態(tài)影像專家壓縮標準音頻層面 3（ Moving Picture Experts Group Audio Layer III）。 是當今較流行的一種數(shù)字音頻編碼和有損壓縮格式，它設計用來大幅度地降低音頻數(shù)據(jù)量， 而對于大多數(shù)用戶來說重放的音質與最初的不壓縮音頻相比沒有明顯的下降。它是在 1991 年由位于德國埃爾朗根的研究組織 FraunhoferGesellschaft 的一組工程師發(fā)明和標準化的。 簡單的說， MP3 就是一種音頻壓縮技術，由于這種壓縮方式的全稱叫MPEG Audio Layer3，所以人們把它簡稱為 MP3。 MP3 是利用 MPEG Audio Layer 3 的技術，將音樂以 1:10 甚至 1:12 的壓縮率，壓縮成容量xx 大學學士學位論文 4 較小的 file，換句話說，能夠在音質丟失很小的情況下把文件壓縮到更小的程度。而且還非常好的保 持了原來的音質。正是因為 MP3 體積小，音質高的特點使得 MP3 格式幾乎成為網(wǎng)上音樂的代名詞。每分鐘音樂的 MP3格式只有 1MB 左右大小，這樣每首歌的大小只有 3～ 4 兆字節(jié)。使用 MP3播放器對 MP3 文件進行實時的解壓縮（解碼），這樣，高品質的 MP3 音樂就播放出來了。 MP3 是一個數(shù)據(jù)壓縮格式。 MP3 音頻可以按照不同的位速進行壓縮，提供了在數(shù)據(jù)大小和聲音質量之間進行權衡的一個范圍 。 它丟棄掉脈沖編碼調制（ PCM）音頻數(shù)據(jù)中對人類聽覺不重要的數(shù)據(jù)（類似于 JPEG 是一個有損圖像壓縮），從而達到了小得多的文件大小。在 MP3 中 使用了許多技術其中包括心理聲學以確定音頻的哪一部分可以丟棄。 國內外文獻綜述 目前軟硬件協(xié)同設計領域的研究十分活躍， Berkeley， Princeton 等著名大學有專門的研究小組進行相關研究，在電子設計領域權威的學術會議， DAC （ Design Automation Conference） 和 ICCAD 上每年都有相當篇幅的論文涉及軟硬件協(xié)同設計，每年 ACM 還召開軟硬件協(xié)同設計的專門會議 CODES。主要EDA 廠家 （ Candence， ALTERA） 目前已 經(jīng)推出部分支持軟硬件協(xié)同設計的工具，并將軟硬件協(xié)同設計作 為下一代的系統(tǒng)級 EDA 工具的關鍵技 術。嵌入式產品開發(fā)中已經(jīng)有許多軟硬件協(xié)同設計技術的成功應用實例。 國外相關研究 ： CASTLE（ Code sign and Synthesis Tool Environment）由德國信息技術國家研究中心系統(tǒng)設計研究所開發(fā)。該環(huán)境支持軟硬件協(xié)同設計流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細粒度的程序設計語言 C，同時也支持硬件描述語言 Verilog 和 VHDL，這些描述可進行仿真和性能分析，以支持系統(tǒng)綜合的決策。 有關協(xié)同仿真的研究項目中， Berkeley 大學的 Ptolemy 是最有影響的。Ptolemy 系統(tǒng)的特色在于它是一個異構的模擬環(huán)境，提供對于多種模型（數(shù)據(jù)流、離散事件、有限狀態(tài)機等）的描述和模擬手段，并可以在一個仿真應用中采用不同的仿真模型。 Ptolemy 的擴展性很好，在 Ptolemy 中有許多 C++語言開發(fā)的域 （ Domain） 和節(jié)點 （ Star） 作為仿真的構件，用戶可以編寫新的域和節(jié)點，并構造自己的仿真模型。軟硬件協(xié)同仿真可看作異構仿真的一種， Ptolemy己經(jīng)應用于嵌入式系統(tǒng)的算法層和體系結構層描述和驗證。 早期的軟硬件協(xié)同設計工具僅僅支持協(xié)同驗證，大多數(shù)工具都只有在體系結構層設計基本完成后才能仿真硬件和軟件模塊的相互作用。目前的發(fā)展趨勢是采用 SBE（ Simulation Based Design） 的思想，用仿真技術支持劃分和協(xié)同調試、分析，以便加快設計進程。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。 國內的研究狀況 ： 軟硬件協(xié)同設計作為系統(tǒng)級設計的支持技術，理論上和xx 大學學士學位論文 5 技術上還在不斷地發(fā)展和完善中。研究研發(fā)功能強大的軟硬件協(xié)同設計平臺，是這一技術逐漸走向成熟的標志，而基于 FPGA 實現(xiàn)的 Sopc 技術，比 基于ASIC 實現(xiàn)的 SoC 技術提供了一種更靈活而成本低廉的系統(tǒng)級芯片設計方式。國內外都在研發(fā)支持 Sopc 技術的軟硬件協(xié)同設計平臺。在國內，這方面的研究研發(fā)已展開并取得了初步的成果。北京大學計算機系楊芙清院士和程旭教授等人，已研發(fā)成功國內第一個微處理器軟硬件協(xié)同設計平臺；上海嵌入式系統(tǒng)研究所研發(fā)的基于 FPGA 實現(xiàn)處理器的 ECNUX 研發(fā)平臺， 版本已完成，功能強大的 版本正在研發(fā)過程中。在不久的將來，隨著軟硬件協(xié)同設計技術研究的深入，支持 FPGA 設計實現(xiàn)的功能強大的軟硬件協(xié)同設計平臺將會出現(xiàn)，并加速推進嵌 入式系統(tǒng)的設計研發(fā)進程。 論文研究內容 本文研究的主要內容是基于 Nios II 的 MP3 播放器的設計與實現(xiàn)。本文對軟硬件協(xié)同的相關技術進行了 研究， 并體現(xiàn)于設計中。設計中 具體研究了軟硬件的系 統(tǒng)描述、軟硬件劃分、軟硬件綜合等方面的技術，并在此基礎上設計了一個 MP3 播放器方案。 在研究的基礎上提出了基于 Nios II（ SOPC） 的軟硬件協(xié)同設計、軟硬件協(xié)同劃分的方法和基于 Nios II 的軟硬件協(xié)同的開發(fā)流程。 xx 大學學士學位論文 6 第 2章 SOPC 技術 及軟硬件協(xié)同方案 FPGA 器件基本原理 PLD（ Programmable Logic Device）是可編程邏輯器件的總稱，早期多采用EEPROM 工藝，基于乘積項（ Product Term）結構。 FPGA（ Field Programmable Gate Array）是指現(xiàn)場可編程門陣列，多為 SRAM 工藝，基于查找表 （ Look Up Table） 結構， FPGA 在掉電后信息即丟失，所以每次上電后需對 FPGA 進行重新加載，要外掛配置用的 EEPROM。在上電的時候，由 EEPROM 內自行啟動的加載時序把數(shù)據(jù)流加入 FPGA 中，對其內部邏輯進行配置。而對基于EEPROM 工藝的 CPLD 來說，則不存在這樣的問題， 在數(shù)據(jù)下載芯片后，掉電后也不會丟失，唯一的缺點是 CPLD 芯片數(shù)據(jù)擦寫次數(shù)往往有限，對產品開發(fā)階段的技術設計人員要求較高。 FPGA 的特點有： 1. 采用 FPGA 設計 ASIC 電路，用戶不需要投片生產，就能得到合 適 的芯片。 2. FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 3. FPGA 內部有豐富的觸發(fā)器 I/O 引腳。 4. FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 采用高速 CHMOS 工藝，功耗低，可以與 CMOS， TTL 電平兼容。查找表 （ Lookuptable） 簡稱 LUT，它本質上是一個 RAM，目前 FPGA 中多使用 4 輸入的 LUT， 所以每一個 LUT 可以看成一個有 4 位地址線的 16*1 的RAM。當用戶通過原理圖或 HDL 語言描述一個邏輯電路以后， FPGA 開發(fā)軟件會自動計算邏輯電路的所有結果，并把結果事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算相當于輸入一個地址進行查表，找出相應地址，然后輸出即可。 現(xiàn)在 PLD 中已經(jīng)廣泛嵌入 RAM/ROM， FIFO 等存儲模塊，有的 PLD 里還內嵌了 DSP 模塊，如 Xilinx 的 VertexII 器件系列中就嵌入了 DSP，將來的 PLD還要嵌入多種功能模塊，可以實現(xiàn)各種復雜的操作和運算。 Sopc 設計技術 現(xiàn)代集成電路制造工藝的改進，使得在一個芯片上集成幾十萬甚至上百萬個邏輯門成為可能。但如此大規(guī)模的電路設計是不可能由一個或幾個設計工程師來完成而不出錯。利用結構化，層次化的設計方法，一個大型的數(shù)字電路設計首先根據(jù)設計的目標和規(guī)范劃分為若干個較小的功能模塊，分別交由不同的設計工程師進行設計。這就允許多個設計者同時設計一個系統(tǒng)中的不同模塊，且底層的設計可以用其上一層的行為級設計進行仿真驗證。這稱為自頂向下xx 大學學士學位論文 7 （ TOPDOWN） 的設計方法 如圖 21 所示 。 系 統(tǒng) 級 設 計模 塊 A 模 塊 B 模 塊 C模 塊 A 1模 塊 A 2 模 塊 A 3 模 塊 C 1 模 塊 C 2 模 塊 C 3 圖 21 TOPDOWN 設計方法 自頂向下 是 一種逐步求精的設計程序的過程和方法。對要完成的任務進行分解，先對最高層次中的問題進行定義、設計、編程和測試，而將其中未解決的問題作為一個子任務放到下一層次中去解決。這樣逐層、逐個地進行定義、設計、編程和測試，直到所有層次上的問題均由實用程序來解決，就能設計出具有層次結構的程序 。 按 照 自頂向下的方法設計時 ， 設計師首先 要 對所設計的系統(tǒng)有一個全面的理解 。 然后從頂層開始 ,連續(xù)地逐層向下分解 ， 直 到系統(tǒng)的 所有模塊都小到便于掌握為止 。 “自頂向下”的正向設計步驟：首先需要進行行為設計，要確定該 VLSI 芯片的功能、性能及允許的芯片面積和成本等。接著進行結構設計，根據(jù)芯片的特點，將其分解為接口清晰，相互關系明確，盡可能簡單的子系統(tǒng)，得到一總體結構。這結構可能包括有算術運算單元，控制單元，數(shù)據(jù)通道，各種算法狀態(tài)機等。下一步是把結構轉換成邏輯圖，即進行邏輯設計。顯然，同一功能塊可以由多種邏輯設計加以實現(xiàn)。 在這一步中， 盡可能采用規(guī)則結構來實現(xiàn)和利用已經(jīng)過 考驗的邏輯單元或模塊。接著進行電路設計，邏輯圖將進一步轉換成電路 圖。在很多情況下，這是需進行硬件仿真的，以最終確定邏輯設計的正確性。最后是將電路圖轉換成版圖，進行所謂的版圖設計。自頂向下的設計從系統(tǒng)級開始，將整個數(shù)字系統(tǒng)劃分為幾個較小模塊，然后這些模塊又分別細分為更小的模塊，直到可以用基本元件來實現(xiàn)為止。這種設計方法的優(yōu)點在于每一層的分解全 都 經(jīng)過優(yōu)化，優(yōu)化的目標可能是工作速度、芯片面積、芯片成本或它們的組合，但每次劃分并不考慮分解后得到什么樣的單元，以及得到的單元是否是已存在的單元。 “自底向上”的正向設計：是在系統(tǒng)劃分和分解的基礎上先進行單元設xx 大學學士學位論文 8 計，在單元精心設計后逐步 向上進行功能塊，子系統(tǒng)設計以至到最終的系統(tǒng)總成。自底向上的設計在某種意義上講可以看作上述從頂向下設計的逆過程。 在正向設計時，也往往有把“自頂向下”和“自底向上”兩者結合起來完成一個芯片設計的。 對于逆向設計，無論是“自頂向下”或是“自底向上”，開始版圖解剖，電路圖提取和功能分析這幾步都是必需的，在這以后才分成不同的處理。 Sopc 的設計過程是一項非常復雜且極具挑戰(zhàn)性的工作，沒有一套有效的設計方法很難保證芯片的正確、高效。 Sopc 設計方法的研究所影響的不僅僅是集成電路領域，它還會對集成電路以外的領域產生深遠的 影響，這是由集成電路的基礎作用決定的。 SOPC 設計有 3 個大的研究領域 ： IP 核生成與復用技術、 軟硬件協(xié)同設計技術 （ Hardware software CoDesign） ， 超深亞微米 （ Very Deep SubMicron） 集成電路設計技術。每個研究領域包含一系列的子課題。 SOPC 技術研究的主要內容 如圖 22 所示 。 S O P C 設 計 技 術軟硬件協(xié)同技術超深亞微米技術I P核復用與生成技術軟硬件劃分軟硬件協(xié)同綜合軟硬件協(xié)同模擬時延驅動邏輯技術時序綜合技術基于I P的系統(tǒng)設計技術多I P系統(tǒng)的測試與驗證I P設計技術接口綜合技術系統(tǒng)描述低壓功耗設計技術 圖 22 SOPC 技術研究的主演內容 xx 大學學士學位論文 9 軟硬件協(xié)同 技術 在 Sopc 中，尤其是面向特定應用的 Sopc，軟件和硬件的結合更加緊密